[发明专利]半导体结构及其形成方法

说明书

本申请实施例提供一种半导体结构及其形成方法，该方法包括：提供基底，基底包括阵列区和外围区；在阵列区的基底上形成多个第一绝缘结构，在外围区的基底上形成第二绝缘结构；在相邻的第一绝缘结构中形成第一开口，第一开口暴露出第一绝缘结构的侧壁顶部；在第一开口的侧壁及底部，同时在第二绝缘结构上沉积牺牲层；在外围区的第二绝缘结构和牺牲层中，形成第二开口，其中，第二开口暴露出牺牲层的侧壁；至少在第一开口侧壁顶部的牺牲层的表面和第二开口侧壁的牺牲层的表面，形成保护层；去除第一开口底部的牺牲层；去除阵列区和外围区的保护层，以在所述阵列区和所述外围区分别形成第一接触孔和第二接触孔。

技术领域

本申请涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法。

背景技术

半导体器件，例如动态随机存储器(Dynamic Random Access Memory，DRAM)通常包括阵列区和外围区。当在阵列区形成第一开口之后在外围区形成接触插塞孔的情况下，由于接触插塞孔的形成需要先沉积一层光刻胶层，通过对光刻胶层的曝光显影，得到接触插塞孔。为了避免第一开口底部的材料对光刻胶层的曝光过程的影响，会在沉积光刻胶层之前，在阵列区和外围区沉积一层牺牲层。而在形成接触插塞孔后，再清除第一开口底部的牺牲层。但由于接触插塞孔的顶部也存在牺牲层，接触插塞孔侧壁的绝缘结构也可能存在与牺牲层相同的材料，因此在清除第一开口底部的牺牲层的过程中，也会刻蚀掉外围区与牺牲层材料相同的部分，使得最终形成的接触插塞孔的形貌发生变化，从而影响接触接触插塞的电学性能。

发明内容

有鉴于此，本申请实施例提供一种半导体结构及其形成方法。

第一方面，本申请实施例提供一种半导体结构的形成方法，所述方法包括：提供基底，所述基底包括阵列区和外围区；在所述阵列区的所述基底上形成多个第一绝缘结构，在所述外围区的所述基底上形成第二绝缘结构；在相邻的所述第一绝缘结构中形成第一开口，所述第一开口暴露出所述第一绝缘结构的侧壁顶部；在所述第一开口的侧壁及底部，同时在所述第二绝缘结构上沉积牺牲层；在所述外围区的所述第二绝缘结构和所述牺牲层中，形成第二开口，其中，所述第二开口暴露出所述牺牲层的侧壁；至少在所述第一开口侧壁顶部的所述牺牲层的表面和所述第二开口侧壁的所述牺牲层的表面，形成保护层；去除所述第一开口底部的所述牺牲层；去除所述阵列区和所述外围区的保护层，以在所述阵列区和所述外围区分别形成第一接触孔和第二接触孔。

在一些实施例中，所述保护层包括碳层，所述至少在所述第一开口侧壁顶部的所述牺牲层的表面和所述第二开口侧壁的所述牺牲层的表面，形成保护层，包括：通过交变电场解离氟甲烷气体，以至少在所述第一开口侧壁顶部的所述牺牲层的表面和所述第二开口侧壁的所述牺牲层的表面，形成所述碳层。

在一些实施例中，所述第一绝缘结构包括位线的侧墙结构，在所述阵列区的所述基底上形成多个第一绝缘结构，包括：在所述阵列区的所述基底上形成多个依次堆叠的位线接触和位线；在每一所述依次堆叠的位线接触和位线的两侧壁形成所述侧墙结构。

在一些实施例中，在所述阵列区的所述基底上形成多个依次堆叠的位线接触和位线，包括：在所述阵列区的所述基底上形成多个位线接触孔和在每一所述位线接触孔内的位线接触；在每一所述位线接触上依次形成所述位线的第一导电层和绝缘盖帽层，以在所述阵列区的所述基底上形成多个依次堆叠的位线接触和位线。

在一些实施例中，所述在相邻的所述第一绝缘结构中形成第一开口，包括：在相邻的所述侧墙结构之间沉积存储节点接触，以在相邻的所述侧墙结构中形成所述第一开口。

在一些实施例中，在所述外围区的所述基底上形成第二绝缘结构，包括：在所述外围区的所述基底上沉积形成第二绝缘层；在所述第二绝缘层上沉积形成第三绝缘层，以形成具有叠层结构的第二绝缘结构。

在一些实施例中，所述牺牲层的材料与所述侧墙结构的材料相同；所述牺牲层的材料与所述第二绝缘层和/或所述第三绝缘层的材料相同。