[发明专利]基于FPGA的交流IRIG-B码的生成方法及系统在审
申请号: | 202310028504.3 | 申请日: | 2023-01-09 |
公开(公告)号: | CN116149424A | 公开(公告)日: | 2023-05-23 |
发明(设计)人: | 曾迎春;陈巧;朱敏;简和兵;邓意峰;温学斌;严波;杨彩芳 | 申请(专利权)人: | 成都金诺信高科技有限公司 |
主分类号: | G06F1/03 | 分类号: | G06F1/03;G04G7/00 |
代理公司: | 成都厚为专利代理事务所(普通合伙) 51255 | 代理人: | 王杰 |
地址: | 610000 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 fpga 交流 irig 生成 方法 系统 | ||
本发明公开了一种基于FPGA的交流IRIG‑B码的生成方法及系统,属于时间统一技术领域。基于FPGA的交流IRIG‑B码的生成方法,包括:生成波形数据,并将所述波形数据导入FPGA的ROM,所述波形数据包括大波数据和若干个小波数据;基于1PPS同步信号读取大波数据和小波数据;选择一个小波数据,并根据预先计算得到的直流偏置对小波数据进行补偿;分别对大波数据和小波数据进行调幅;根据BDC信号选择并输出调幅后的大波数据或小波数据;将所述大波数据或小波数据转换为模拟信号。本发明利用FPGA内部的逻辑资源,将BDC信号调制成BAC信号,可通过提高DAC采样率提升调制精度。
技术领域
本发明属于时间统一技术领域,特别是涉及一种基于FPGA的交流IRIG-B码的生成方法及系统。
背景技术
IRIG-B 码是时间系统中的一种常用串行传输方式,较并行传输方式其物理连续简单、传输距离远,接口标准化,国际通用。IRIG-B 码又包括两种方式:B(DC)码和 B(AC)码,B(AC) 码较 B(DC)可以使用标准语音带宽(0.3kHz~3.4kHz)信道传输,传输距离更远,传输精度有一定损失,可满足不同应用要求。然而现有IRIG-B(AC)方案硬件较复杂,同步精度不高,调制比和幅度单一。
发明内容
本发明的目的在于克服现有技术的不足,提供一种基于FPGA的交流IRIG-B码的生成方法及系统。
本发明的目的是通过以下技术方案来实现的:
根据本发明的第一方面,基于FPGA的交流IRIG-B码的生成方法,包括:
生成波形数据,并将所述波形数据导入FPGA的ROM,所述波形数据包括大波数据和若干个小波数据;
基于1PPS同步信号读取大波数据和小波数据;
选择一个小波数据,并根据预先计算得到的直流偏置对小波数据进行补偿;
分别对大波数据和小波数据进行调幅;
根据BDC信号选择并输出调幅后的大波数据或小波数据;
将所述大波数据或小波数据转换为模拟信号。
进一步地,所述若干个小波数据中,不同小波数据的调制比不同。
进一步地,将所述波形数据导入FPGA的ROM前,先将所述波形数据转换为所述FPGA能够导入的二进制文件。
进一步地,选择一个小波数据,并根据预先计算得到的直流偏置对小波数据进行补偿,包括:
利用复选器从若干个小波数据中选择一个小波数据;
根据预先计算的直流偏置,利用加法器对小波数据进行补偿。
进一步地,分别对大波数据和小波数据进行调幅,包括:
分别利用乘法器对大波数据和小波数据进行调幅。
根据本发明的第二方面,基于FPGA的交流IRIG-B码的生成系统,包括:
FPGA模块,用于接收并存储波形数据,所述波形数据包括大波数据和若干个小波数据;基于1PPS同步信号读取大波数据和小波数据;选择一个小波数据,并根据预先计算得到的直流偏置对小波数据进行补偿;分别对大波数据和小波数据进行调幅;根据BDC信号选择并输出调幅后的大波数据或小波数据;
DAC模块,用于接收FPGA模块输出的大波数据和小波数据,并将所述大波数据和小波数据转换为模拟信号。
进一步地,所述若干个小波数据中,不同小波数据的调制比不同。
进一步地,选择一个小波数据,并根据预先计算得到的直流偏置对小波数据进行补偿,包括:
利用复选器从若干个小波数据中选择一个小波数据;
根据预先计算的直流偏置,利用加法器对小波数据进行补偿。
进一步地,分别对大波数据和小波数据进行调幅,包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都金诺信高科技有限公司,未经成都金诺信高科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310028504.3/2.html,转载请声明来源钻瓜专利网。