[实用新型]整合式积体电路堆叠组件无效
| 申请号： | 02295030.3 | 申请日： | 2002-12-30 |
| 公开（公告）号： | CN2590178Y | 公开（公告）日： | 2003-12-03 |
| 发明（设计）人： | 申请（专利权）人： | ||
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L25/16;H01L25/18 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 刘领弟 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种整合式积体电路堆叠组件。为提供一种具有电性整合效果、缩短讯号传递距离、提高讯号传递速度、降低产品高度的半导体组件，提出本实用新型，它包括具上、下表面基板、下层积体电路、上层积体电路及封胶层；基板上、下表面分别设有复数个讯号输入、出端；下层积体电路具有固定于基板的上表面上的第一表面及形成复数个第一、二组焊垫第二表面；上层积体电路具有形成复数个第三组焊垫的上端面及固定于下层积体电路的第二表面上的下端面；复数条第一、二组导线分别电连接于下层积体电路的第一组焊垫与基板的讯号输入端之间及上层积体电路的第三组焊垫与下层积体电路的第二组焊垫之间；封胶层覆盖住基板、上、下层积体电路及复数条第一、二组导线。 | ||
| 搜索关键词： | 整合 积体电路 堆叠 组件 | ||
【主权项】：
1、一种整合式积体电路堆叠组件，它包括基板、下层积体电路、上层积体电路、复数条第一组导线、复数条第二组导线及封胶层；基板具有设有复数个讯号输入端的上表面及设有复数个讯号输出端的下表面；下层积体电路具有固定于基板的上表面上的第一表面及第二表面，第二表面形成复数个经复数条第一组导线与基板上表面讯号输入端电连接的第一组焊垫；上层积体电路具有形成复数个第三组焊垫的上端面及下端面；封胶层系设于基板上表面上，并覆盖住上、下层积体电路及复数条第一、二组导线；其特征在于所述的下层积体电路第二表面形成复数个经复数条第二组导线与上层积体电路的第三组焊垫电连接的第二组焊垫；上层积体电路以其下端面固定于下层积体电路的第二表面上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于，未经许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02295030.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 多通道堆叠封装结构-201620877290.2
- -
- 2016-08-15 - 2017-01-11 - H01L25/065
- 本实用新型公开了集成电路封装领域的一种多通道的堆叠封装结构包括上层结构和下封装体，上层结构和下封装体通过电连接机构形成上下互连的整体，所述的上层结构设有基板，上层结构的基板称为上基板，下封装体包括下基板、下封装体芯片、嵌入基板和塑封胶，下封装体芯片放置于下基板的上表面上并通过电连接机构与下基板形成电连接，嵌入基板贴合在下基板上表面上的非芯片放置区，塑封胶覆盖下基板上表面的其他区域并填封嵌入基板与下封装体芯片之间的空隙，通过嵌入基板上下两侧的导电材料和嵌入基板内部的电路实现上层结构与下封装体之间的电连接，下封装体下基板下表面可以与位于下方的印刷电路板或其他器件或物体形成电连接。
- 整合式积体电路堆叠组件-02295030.3
- -
- 2002-12-30 - 2003-12-03 -
- 一种整合式积体电路堆叠组件。为提供一种具有电性整合效果、缩短讯号传递距离、提高讯号传递速度、降低产品高度的半导体组件，提出本实用新型，它包括具上、下表面基板、下层积体电路、上层积体电路及封胶层；基板上、下表面分别设有复数个讯号输入、出端；下层积体电路具有固定于基板的上表面上的第一表面及形成复数个第一、二组焊垫第二表面；上层积体电路具有形成复数个第三组焊垫的上端面及固定于下层积体电路的第二表面上的下端面；复数条第一、二组导线分别电连接于下层积体电路的第一组焊垫与基板的讯号输入端之间及上层积体电路的第三组焊垫与下层积体电路的第二组焊垫之间；封胶层覆盖住基板、上、下层积体电路及复数条第一、二组导线。
- 堆栈式芯片尺寸封装结构-02233795.4
- -
- 2002-05-23 - 2003-06-25 -
- 本实用新型是一种堆栈式芯片尺寸封装结构，是于一基板上叠设一下芯片及一上芯片，该上下芯片各设有二排焊垫，且该二芯片上的焊垫是呈平行排列；在该上芯片悬空部分的下方且于该下芯片的侧边设置至少一假芯片，以作为焊垫打线的支撑。该假芯片与该下芯片之间并留设一空隙。故本实用新型是利用假芯片的设计，以解决芯片悬空打线造成的晶粒崩碎问题，因此可灵活调整上芯片的尺寸及方向配置，并可缩短基板上的走线长度，以增强电性功能。
- 专利分类
