[发明专利]非整数分频无效
| 申请号： | 02819872.7 | 申请日： | 2002-08-13 |
| 公开（公告）号： | CN1565080A | 公开（公告）日： | 2005-01-12 |
| 发明（设计）人： | P·R·特里维迪;T·J·托尔普;D·刘 | 申请（专利权）人： | 太阳微系统有限公司 |
| 主分类号： | H03K23/68 | 分类号： | H03K23/68;H03K21/10 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;陈景峻 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种按非整数值分割信号的频率的方法和装置。此外，还提供一种通过对信号相位进行计数来按非整数值分割信号的频率的方法和装置。 | ||
| 搜索关键词： | 整数 分频 | ||
【主权项】：
1.一种能够按非整数值分割信号的频率的分频器，它包括：对所述信号的相位进行计数的相位计数器级，其中当相位的计数值达到一定数量时，所述相位计数器级产生信号沿；其中根据所述相位计数器级所产生的所述信号沿来产生所述分频器的输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于太阳微系统有限公司，未经太阳微系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02819872.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种可配置分数分频器-202110735947.7
- 王科迪;陈雷;李学武;张彦龙;孙华波;单程奕;杨铭谦;祁逸;周雷;刘银萍;李智;杨佳奇 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2021-06-30 - 2023-10-03 - H03K23/68
- 本发明涉及一种可配置分数分频器，包括上升沿参考时钟选择电路、下降沿参考时钟选择电路、低电平控制电路、高电平控制电路、状态选择电路和输出电路，上升沿参考时钟选择电路和下降沿参考时钟选择电路采用相同的电路结构，低电平控制电路和高电平控制电路采用相同的电路结构；可配置分数分频器接收L个输入时钟CLKMP，通过配置信号控制输出时钟边沿翻转时刻和高低电平持续时间，产生所需频率的输出时钟CLKOUT；CLKMP需满足频率相同相位相差360°/L的要求。本发明的可配置分数分频器，采用加法器、减法计数器和简单的控制逻辑实现，电路复杂度低，减小了电路所需面积和功耗。
- 可变时钟分频器-202180052882.4
- 上村裕 - 美光科技公司
- 2021-09-07 - 2023-05-05 - H03K23/68
- 本文中公开一种设备，其包含：第一移位寄存器电路，其包含串联耦合的多个第一锁存电路；以及第二移位寄存器电路，其包含串联耦合的多个第二锁存电路。所述第一移位寄存器电路和所述第二移位寄存器电路循环地耦合。所述第一锁存电路中的每一个被配置成与第一时钟信号的上升沿同步地执行所述锁存操作。所述第二锁存电路中的每一个被配置成在第一选择信号处于第一状态时与第一时钟信号的下降沿同步地执行所述锁存操作。一或多个第一锁存电路和一或多个第二锁存电路被配置成在第二选择信号指示预定值时被绕过。
- 具有直接分频的分数时钟分频器-201710879892.0
- R·霍什亚;周文婷;阿里·基埃;巴赫尔·哈龙;A·巴哈伊 - 德州仪器公司
- 2017-09-26 - 2023-04-28 - H03K23/68
- 本申请案涉及具有直接分频的分数时钟分频器。所揭示的实例包含分数分频器FFD电路(210)，所述FFD电路(210)包含：动态分频器(302)，其响应于输入时钟信号(CLKIN)的可调整整数N
- 分数分频装置、射频收发机和配置相位延迟的方法-202210983838.1
- 周艳平;吴瑞砾;陈俊杰 - 杭州地芯科技有限公司
- 2022-08-16 - 2023-04-07 - H03K23/68
- 本申请涉及了一种分数分频装置、射频收发机和用于在分数分频装置中配置相位延迟的方法。所述分数分频装置包括：计数器、多路复用器以及延时模块。所述方法用于所述分数分频装置。所述射频收发机包括所述分数分频装置，并且所述分数分频装置采用所述方法。本申请采用上述技术方案，具有如下优点：本申请的实施例能够最小化时序不精确性并抑制输出抖动和输出毛刺。本申请的实施例能够有效地扩展分数分频装置的工作频率范围。
- 基于相位插值器的1.5分频器-202110866194.3
- 李承哲;陈泽;钟英权 - 集益威半导体（上海）有限公司
- 2021-07-29 - 2023-02-03 - H03K23/68
- 本申请涉及集成电路技术领域，公开了一种基于相位插值器的1.5分频器，包括：依次连接的除1.5分频器、相位插值器和占空比调节模块。所述除1.5分频器根据一对正相和反相时钟信号输出一对正相和反相的占空比为1/3，分频比为1.5的分频信号，并且，所述一对分频信号的相位相差1/3周期。所述相位插值器将所述一对分频信号的信号沿变缓并输出插值信号到所述占空比调节模块，所述插值信号的相位为所述一对分频信号的相位的平均值。所述占空比调节模块将所述插值信号的占空比调节为1/2。
- 半整数步长分频器和包括半整数步长分频器的分频器-202211140273.7
- 李闻界;管逸 - 上海韬润半导体有限公司
- 2022-09-20 - 2022-11-22 - H03K23/68
- 本发明涉及一种半整数步长分频器和包括所述半整数步长分频器的分频器。按照本发明一个方面的半整数步长分频器包括：逻辑处理单元，其配置成响应于时钟信号的上升沿和下降沿而操作以生成输出信号，其中所述输出信号的最小步长为所述时钟信号的周期的一半并且所述输出信号的输出电平以预定逻辑生成；以及数据延迟单元，其配置成接收所述输出信号，并且由所述时钟信号的上升沿触发而存储所述输出信号以及由所述时钟信号的下降沿触发而将所述输出信号反馈至所述逻辑处理单元。
- 小数分频器-202210889568.8
- 杨天翔 - 四川和芯微电子股份有限公司
- 2022-07-27 - 2022-10-18 - H03K23/68
- 本发明公开了一种小数分频器，其包括，分频系数解码模块将接收的实时分频系数拆分成两部分，整数分频比FN和小数分频比FD，并将分频比FN+FD映射成：FN+(x+y*FD1)，FD＝x+y*FD1；SDM调制器模块对被映射后的FD1进行积分量化处理，输出若干只包含1或‑1的数列K0,K0中各个数求和后的平均数为FD1；调制编码模块接收分频系数解码模块输出的FN+x及SDM调制器模块输出的数列K0进行调制编码形成分频比K2，且K2是由(FN+x)+y和(FN+x)‑y所构成的数列；多模分频器模块接收数列K2，对输入时钟进行分频。本发明的小数分频器为全数字设计，减小了孔径抖动，不涉及模块集成电路，大大减小了芯片占用面积，更有利于芯片的高度集成化。
- 小数分频电路及采用该电路的接口时钟分频电路-201910322516.0
- 仝传连;刘慧 - 小华半导体有限公司
- 2019-04-22 - 2022-09-23 - H03K23/68
- 本发明涉及一种小数分频电路，其中所述小数分频电路的分频因子包括整数部分ARR和小数部分，其中所述小数分频电路的输出频率f
- 分数时钟分频器-202210679687.0
- 艾哈迈德·埃米拉;穆罕默德·阿布迪纳;费萨尔·侯赛因 - 深圳市汇顶科技股份有限公司
- 2022-06-15 - 2022-09-20 - H03K23/68
- 本申请公开了一种通信电路。该通信电路包括：时钟输入；以及时钟分频器，该时钟分频器被配置为生成输出时钟信号，该输出时钟信号的基频基本上等于在时钟输入处接收的输入时钟信号的基频除以因子(2
- 在由非同步时钟信号计时的电路之间传输相位值的电路和方法-202080083239.3
- M·R·威廉姆森 - 微芯片技术股份有限公司
- 2020-06-12 - 2022-07-15 - H03K23/68
- 一种用于在电路之间传输n位相位值的电路包括：系统时钟输入；n位相位值发生器，该n位相位值发生器与系统时钟输入耦合，生成相位值输出以及指示相位输出值是有效的边缘输出；锁存时钟延迟电路，该锁存时钟延迟电路具有耦合到系统时钟输入的输入、耦合到边缘输出的输入；可变相位延迟电路，该可变相位延迟电路耦合到相位值输出；延迟加法器，该延迟加法器具有耦合到相位值输出的第一输入、耦合到延迟偏移信号的第二输入，以及耦合到可变相位延迟电路的控制输入的输出；以及相位触发器，该相位触发器具有耦合到可变相位延迟电路的输出的数据输入、耦合到可变输出时钟延迟电路的锁存时钟输出的时钟输入，以及相位出输出。
- 一种双模预分频器-201910267881.6
- 薛盘斗 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-04-03 - 2020-10-16 - H03K23/68
- 本发明提供了一种2/3双模预分频器，包括：第一触发器，包括第一时钟端、第一信号端和第一输出端；第二触发器，包括第二时钟端、第二信号端、第二输出端和第二反相输出端，其中，第一输出端与第二信号端连接；控制电路，与第二触发器电连接，包括第一开关和第二开关，用于根据控制信号切换2/3双模预分频器的2分频或3分频的工作状态；其中，当控制信号为高电平时，2/3双模预分频器工作于3分频状态；当控制信号为低电平时，2/3双模预分频器工作于2分频状态。根据本发明提供的2/3双模预分频器，去除了传统双模预分频器中附加的逻辑门，保证双模预分频器的分频性能稳定可靠的同时，大大提升工作速度且降低了功耗。
- 一种基于GaAs HBT工艺的多模分频器-201811564888.6
- 夏鑫淋;程序;陈凤军;韩江安;张亮;罗显虎;邓贤进 - 中国工程物理研究院电子工程研究所
- 2018-12-20 - 2019-05-28 - H03K23/68
- 本发明公开了一种基于GaAs HBT工艺的多模分频器，包括n级级联的双模÷2/3单元，每一级都相同，前级的时钟输出信号作为次级的时钟输入信号，次级的模式输出信号作为前级的模式控制输入信号；第一级的时钟输入信号从外部输入，第一级的模式输出信号接外部；第n级的模式控制输入信号从外部输入，第n级的时钟输出信号接外部。本发明采用GaAs HBT工艺设计，双模÷2/3单元包括四个触发器和三个或门，能减小传输延迟而提升分频器的工作速率；主从触发器的结构采用单电源供电，能极大地减小分频器的功耗，同时可减小芯片的面积和增加输出信号的稳定性；本发明能很好的用于GaAs HBT工艺下的捷变频和小数分频源中。
- 使用延迟锁相环的本地振荡器信号生成-201810964900.6
- E·特洛弗茨 - 高通股份有限公司
- 2014-12-12 - 2019-01-04 - H03K23/68
- 公开了一种时钟生成电路，其可以用相对不易受VCO拉频影响的方式生成多个相位延迟信号。该时钟生成电路可包括：用以生成振荡信号的电路；用以生成其频率等于该振荡信号的频率的1/(n+0.5)倍的RF信号的分频器，其中，n是大于或等于1的整数值且n+0.5是非整数值；以及用以生成多个本地振荡器信号的DLL电路，其中这些本地振荡器信号相对于彼此相位延迟。
- 基于CPLD的光电码盘正交脉冲任意小数分频方法-201510884407.X
- 张明玉 - 天津凌浩科技有限公司
- 2015-12-03 - 2016-05-04 - H03K23/68
- 一种基于CPLD的光电码盘正交脉冲任意小数分频方法，它涉及一种光电码盘正交脉冲任意小数分频方法，具体涉及一种基于CPLD的光电码盘正交脉冲任意小数分频方法。本发明为了解决现有基于FPGA的任意数值分频器实现方法在实现过程中消耗了大量的逻辑资源，且增加了操作复杂性和资源消耗的问题。本发明的步骤为：读取存储在E2PROM里的分频比值；伺服系统主控单元DSP在每个位置环周期内通过QEP模块对码盘脉冲进行4倍频计数及方向鉴定；CPLD在接收伺服系统主控单元DSP传输来的分频信息后。本发明属于计算机软件领域。
- 一种基于FPGA/CPLD的任意分数分频器实现方法-201310139543.7
- 陶涛;申建广;梅雪松;许睦旬;张东升;彭志会 - 西安交通大学
- 2013-04-19 - 2013-08-28 - H03K23/68
- 本发明公开了一种基于FPGA/CPLD的任意分数分频器实现方法，包括以下步骤：1）向Error寄存器和脉冲输出选择器输入频率为fin的时钟信号；2）当时钟信号的上升沿来时，将Error寄存器的Err值与Q进行比较，当Err值小于Q时，则不进行脉冲输出，此时Err值进行P的累加，然后继续判断Error寄存器的值Err+P-Q是否大于等于零；其中，P
- 基于CPLD的光电码盘正交脉冲任意小数分频系统及方法-201110444701.0
- 杨明;徐殿国;刘可述;牛里 - 哈尔滨工业大学
- 2011-12-27 - 2012-04-11 - H03K23/68
- 基于CPLD的光电码盘正交脉冲任意小数分频系统及方法，属于交流伺服系统技术领域，具体涉及一种基于CPLD的光电码盘正交脉冲任意小数分频系统和方法。为了解决现有的分频系统消耗硬件资源、操作复杂并且可能产生毛刺的问题。本发明的任意小数分频系统包括CPLD、DSP和SPI总线，CPLD包括SPI总线模块和正交脉冲分频模块，DSP包括SPI串行输出口和QEP正交编码输入口。本发明的任意小数分频方法，具体为：DSP对光电码盘脉冲进行计数，根据该计数值和设定的分频比计算分频后脉冲的相关信息；通过SPI数据总线将数据传输给CPLD；CPLD根据接收的数据信息产生正交脉冲，完成分频过程。用于交流伺服系统中。
- 基于FPGA实现伺服驱动器的任意数分频方法及任意数分频器-201110328629.5
- 李永利 - 深圳市三艾科技有限公司
- 2011-10-26 - 2012-03-28 - H03K23/68
- 一种基于FPGA实现伺服驱动器的任意数分频方法及任意数分频器，其方法包括对A相、B相反馈脉冲信号滤波；对滤波后的A相、B相信号正交脉冲解码，并输出正交脉冲方向和正交解码脉冲；根据正交脉冲方向和正交解码脉冲计数；把计数值与分频比的分子相乘，并存入被除数寄存器，把分频比的分母存入除数寄存器；调用除法器，把商值存入寄存器；将商值与该商值前面相邻的商值相比较，判断所得商值是否发生变化，如果该商值变化，输出脉冲置高电平；如果该商值没有变化，输出脉冲置低电平；把输出脉冲和正交脉冲方向输入到脉冲发生器，脉冲发生器产生分频后的脉冲。本方法具有占用资源少，能够精确跟踪两路编码器反馈脉冲的频率，脉冲数，脉冲相位等。
- 多相位信号产生装置-200910220807.5
- 杨子震 - 联咏科技股份有限公司
- 2009-11-06 - 2011-05-11 - H03K23/68
- 本发明提供一种多相位信号产生装置，包括除频器以及N个延迟器。除频器接收时脉信号，并针对时脉信号进行除频以产生除频时脉信号。N个延迟器相互串接，其中串接在第一级的延迟器接收除频时脉信号，串接在第i级的延迟器接收第i-1级的延迟器的输出，i为大于2的正整数。延迟器依据时脉信号延迟所接收的信号并产生N个延迟输出信号，N为大于3的正整数。并且，时脉信号传送至各延迟器所需的传输时间均相等。
- 可配置零点的三阶单环增量总和调制器-201010271104.8
- 石春琦;张润曦;赖宗声;许帅;胡少坚;王勇;赵宇航;陈寿面 - 华东师范大学;上海集成电路研发中心有限公司
- 2010-08-31 - 2011-04-20 - H03K23/68
- 本发明公开了一种可配置零点的三阶单环增量总和调制器，它包括第一减法器、第一全加器、第一延迟单元、第二减法器、第二全加器、第二延迟单元、第三全加器、第三延迟单元、第四全加器、量化单元、数据输入端、延迟单元的时钟控制信号、数据输出端、第一比例系数、第二比例系数、第三比例系数、第四比例系数及第五比例系数。通过调节零点的位置，可以实现对特定频率偏移位置出的噪声抑制，改善系统的噪声的特性。同时，所设计的增量总和调制器的输出位宽窄，具有良好的噪声特性，可以满足大多数频率综合器的性能指标要求。
- 一种基于FPGA实现的分数分频方法以及分数分频器-200910108891.1
- 李永利;凡峻;张科孟 - 深圳市英威腾电气股份有限公司
- 2009-08-11 - 2011-03-30 - H03K23/68
- 本发明提供一种基于FPGA实现的分数分频方法以及分数分频器，所述分数分频器包括频率值确定单元，误差初始化单元，误差判定单元，误差更新单元，时钟产生单元；其中，输入时钟到频率值确定单元后，频率值确定单元经过对输入时钟的分析，确定出输入时钟的频率，根据需要分频得到的时钟频率值f2确定输入时钟的频率值f1，f1和f2，初始化后的误差进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。在下一个输入时钟周期进行误差的更新，误差更新之后，进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。该分数分频器结构简单、噪声小、占空比均匀、时钟相位抖动小、占用FPGA资源量少。
- 一种实现多相位时钟分数分频的装置-201020148179.2
- 梁可 - 中兴通讯股份有限公司
- 2010-03-17 - 2010-12-01 - H03K23/68
- 本实用新型公开了一种实现多相位时钟分数分频的装置，涉及数模混合芯片中的分频器。本实用新型公开的装置包括累加器、触变电路和沿检测单元，其中：沿检测单元包括n个并行的沿检测电路和一个或门，每个沿检测电路根据累加器产生的使能信号对输入的两个时钟信号的沿进行检测，产生控制信号PROG，各沿检测电路输出的控制信号PROG经过或门后产生控制信号PROG_OR，控制信号PROG_OR作为时序控制信号输入到累加器，同时控制信号PROG_OR作为触发信号输入到触变电路。采用本实用新型技术方案，可以对高频时钟信号进行某些特定分频比的分数分频，而且本实用新型技术方案实现起来比较简单。
- 三阶四比特误差反馈型增量总和调制器硬件模型-201010181955.3
- 许帅;石春琦;张润曦;何伟;马聪;陈磊;赖宗声 - 华东师范大学
- 2010-05-25 - 2010-09-22 - H03K23/68
- 本发明公开了一种三阶四比特误差反馈型增量总和调制器硬件模型，该模型主要由三个26位全加器，一个23位全加器，一个4位D触发器，两个22位D触发器，一个26位D触发器，一个24位反相器构成。通过对输入数据相加、延迟、反相操作，得到输出数据；输出数据是在-3到+3范围内的随机数，其平均值与输入等效小数相等。本发明结构简单，通用性强，22位位宽输入，4位位宽输出，可满足各种小数分频频率综合器需要。
- 基于FPGA的任意数值分频器实现方法-201010003266.3
- 周殿凤 - 盐城师范学院
- 2010-01-08 - 2010-07-28 - H03K23/68
- 本发明属于电子设计自动化(EDA)领域，具体涉及通过FPGA芯片和VHDL编程语言实现任意数值分频器的一种方法。本发明的目的是这样实现的：以FPGA芯片为核心，加上矩阵键盘，成功设计出任意数值分频器；矩阵键盘用于分频系数和占空比的输入；FPGA芯片完成整数分频、小数分频和分数分频的设计与选择。由于采用上述技术方案，本发明所具有的优点和积极效果是：开发周期短、开发成本低、针对的分频需求多种多样，适合于解决不同的分频问题；整个设计只用了225个LE，大部分低廉的CPLD或者FPGA都可以实现；既可以实现整数分频，也可以实现小数分频和分数分频；不仅分频系数可以调节，占空比也可以调整。
- 分频器、分频方法及使用该分频器的锁相环路-200910137874.0
- 高宏鑫;杨孟达;赵冠华;徐哲祥 - 联发科技股份有限公司
- 2009-05-05 - 2009-11-11 - H03K23/68
- 本发明提供一种分频器、分频方法及使用该分频器的锁相环路，所述分频器包括一相位选择器及一可调整式延迟电路。相位选择器是接收多个时钟信号，并依据该些时钟信号中至少一个时钟信号的相位特性输出一中间信号。可调整式延迟电路是接收中间信号，并通过延迟中间信号来产生一输出信号。本发明的分频器可以减少抖动及功率消耗。
- 一种应用于分数分频频率合成器的脉冲吞计数器-200910050627.7
- 卢磊;闵昊;唐长文 - 复旦大学
- 2009-05-05 - 2009-10-14 - H03K23/68
- 本发明提供一种应用于分数分频频率合成器的脉冲吞计数器，该可编程脉冲吞计数器包含一个可编程程序计数器和一个可编程吞计数器；与之相配合的双模N/N+1预分频器的N为2的自然数次幂，规定可编程程序计数器的计数设定值P≥N、可编程吞计数器的计数设定值S为0～N-1之间；可编程脉冲吞计数器和双模N/N+1预分频器配合可实现从4到无穷大的分频比范围。本发明将采用脉冲吞计数器的分频器的分频比范围拓展为4到无穷大，既实现了超宽的分频比范围，又能正确解码Δ∑调制器的输出，适用于宽频带分数分频频率合成器中，满足了例如电视调谐器、多模多频无线通信等应用的需求。
- 正交时钟除法器-200480007233.9
- W·雷德曼－怀特 - 皇家飞利浦电子股份有限公司
- 2004-03-19 - 2006-04-19 - H03K23/68
- 通过按4/n定标处理(110，210，310)、其后跟随着除4处理(120，220，320)来实施除n处理。通过时钟相位选择处理，正交输入时钟有助于按4/n定标处理。通过引入终端除4处理，容易提供正交输出信号。除3正交除法器通过选择每个第三正交时钟相位来实现按4/n定标处理，并且除4处理的正交输出提供控制信号来实现这个每个第三时钟相位选择。
- 非整数分频-02819872.7
- P·R·特里维迪;T·J·托尔普;D·刘 - 太阳微系统有限公司
- 2002-08-13 - 2005-01-12 -
- 提供一种按非整数值分割信号的频率的方法和装置。此外，还提供一种通过对信号相位进行计数来按非整数值分割信号的频率的方法和装置。
- 分频器及分频器设计的方法-200310102684.8
- 陈柏俊 - 威盛电子股份有限公司
- 2003-10-29 - 2004-10-27 -
- 本发明提供一种分频器及分频器设计的方法，将一原始脉冲以一n.5倍分频来形成一目标脉冲，首先界定一分频倍率为n.5＊2，接着根据该分频倍率，产生对应该原始脉冲的一第一触发相位与一第二触发相位，然后分别选择一正分频电路或一负分频电路方式，并决定多个脉冲产生器的初始值设定方式，以分别产生一第一目标脉冲与第二目标脉冲，最后根据第一目标脉冲与第二目标脉冲，产生目标脉冲。
- 双沿M/N计数器-01818697.1
- S·J·霍特 - 高通股份有限公司
- 2001-09-12 - 2004-02-11 -
- 一种用于合成具有最小抖动的信号的计数器。所发明的计数器具有第一计数级；连接到所述第一计数级的先行电路；以及用于在所述第一计数级的输出和所述先行电路的输出之间选择所述计数器的输出的选择电路。在特定实施例中，第一计数级用于接收频率为每秒N个周期的第一时钟信号并且输出频率为每秒M个周期的第二时钟信号。第一计数级包括具有其瞬时计数超出值N－M的翻转点的累加器。先行电路对当前时钟周期确定前面一个时钟周期的翻转点。先行电路是用于确定第二时钟信号的上升沿还是下降沿更接近于所述翻转点并且输出关于该处的指示的第二计数级。
- 比率乘法器式非整数分频电路-86101616.5
- 桑克·麦尔加特 - 德国ITT工业有限公司
- 1986-03-13 - 1989-03-08 -
- 本发明将高度均匀地消减一系列待分频信号(fi)脉冲的比率乘法器原理略加变更，使得■分频信号(fa)中的低频变动降低，代价是允许高频变动升高，这种现象被解释为常用比率乘法器的噪声染色。为此，除了相当于常用比率乘法器的第一存储器(aK1)外，增加了下列分电路一个接在第一存储器(ak1)后面的第二存储器(ak2)附加的加法器(a2、a3)，一个减法器(sb和一个可预置的计数器(vz)。
- 专利分类
