[发明专利]用于完全可综合的超级流水线VLIW处理器的系统和方法

摘要

本发明涉及一种用于创建完全可综合的超级流水线VLIW处理器的方法，所述处理器产生高频率运算处理器和高性能处理器。提议将VLIW的运算单元分成两个子集。当尽管连接在第一单元周围的其他单元具有循环中常规的延迟，第一子集单元执行基本循环，而循环中仅有单个寄存器。

主权项

1.一种VLIW处理器(400)，包括：快速功能单元(FU)集群(430)；以及标准FU集群(440)；寄存器文档(414)，包括寄存器文档输出；交叉开关(420)，包括：连接到寄存器文档输出的第一交叉输入；(如果需要，连接到快速FU集群输出的第二交叉输入)；连接到标准FU集群输出的第三交叉输入；连接到第一快速FU多路复用器(快速多路复用器)输入的第一交叉输出；以及连接到第一标准FU多路复用器(标准多路复用器)输入的第二交叉输出，以及其中所述快速FU集群包括：快速FU集群输入和快速FU集群输出；快速FU包括快速FU输入和快速FU输出；所述快速多路复用器，包括：第一快速多路复用器输入；以及连接到所述快速FU集群输出的第二快速多路复用器输入；连接到第一级FU输入的快速多路复用器输出，以及其中标准FU集群包括：标准FU集群输入和标准FU集群输出；标准FU包括标准FU输入和标准FU输出；标准多路复用器包括：连接到第二交叉输出的第一标准多路复用器输入；以及连接到快速FU输出的第二标准多路复用器输入；连接到标准FU输入的标准多路复用器输出，其中快速FU输出到快速FU输入之间的第一信号通道包括单个寄存器；标准FU输出到标准FU输入之间的第二信号通道包括两个锁存寄存器，快速FU输出到标准FU输入之间的第三信号通道包括单个锁存寄存器。