[发明专利]时钟生成系统无效
| 申请号： | 200410077037.0 | 申请日： | 2004-09-09 |
| 公开（公告）号： | CN1595805A | 公开（公告）日： | 2005-03-16 |
| 发明（设计）人： | 藤原正勇 | 申请（专利权）人： | 罗姆股份有限公司 |
| 主分类号： | H03L7/07 | 分类号： | H03L7/07 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 刘建 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种采用PLL电路，与噪声层的S/N的限制无关地，以充分的S/N比得到与基准频率时钟成规定比例关系的其他基准频率时钟的时钟生成系统。以基准时钟分频电路对基准频率时钟进行分频，并作为相位比较器的基准输入，以分频数切换型的比较输入分频电路对控制振荡器的振荡频率信号(对应于其它基准频率时钟)进行分频，以作为相位比较器的比较输入。根据使振荡频率信号成为与第一基准频率时钟成一定比例的频率的分频数控制信号来切换该比较输入分频电路的分频数。由此，得到MPEG格式所必需的三个基准频率时钟，即27MHz系列、33.8688MHz系列、36.864MHz系列。 | ||
| 搜索关键词： | 时钟 生成 系统 | ||
【主权项】：
1.一种时钟生成系统，其是至少产生第一频率时钟、与该第一频率时钟成第一规定比例关系的第二频率时钟、与所述第一频率时钟成第二规定比例关系的第三频率时钟的时钟生成系统，其特征在于，具备：作为分频数切换型分频电路的第一PLL电路，其中具有：对第一基准频率时钟与第一比较输入时钟的相位进行比较，并将该比较结果作为第一相位比较输出进行输出的第一相位比较器；使该第一相位比较输出低通的第一低通滤波器；将该第一低通滤波器的滤波输出作为控制输入，而用来产生与所述第二频率时钟成一定比例的第一振荡频率信号的第一控制振荡器；对作为基准时钟输入的所述第一频率时钟进行分频而得到所述第一基准输入时钟的第一基准输入分频电路；和对所述第一控制振荡器的第一振荡频率信号进行分频而得到所述第一比较输入时钟的第一比较输入分频电路，所述第一比较输入分频电路或者所述第一基准输入分频电路，根据第一分频数控制信号，以不同的分频数进行分频；第一分频数控制电路，其输入对应于所述第一振荡频率信号的时钟和所述第一比较输入时钟或所述第一基准输入时钟，产生使所述第一振荡频率信号与所述第二频率时钟成一定比例的频率的所述第一分频数控制信号，以用于对所述第一比较输入分频电路或所述第一基准输入分频电路的分频数进行切换；作为分频数切换型分频电路的第二PLL电路，其中具有：对第二基准频率时钟与第二比较输入时钟的相位进行比较，并将其比较结果作为第二相位比较输出进行输出的第二相位比较器；使该第二相位比较输出低通的第二低通滤波器；将该第二低通滤波器的滤波输出作为控制输入，以用来产生与所述第三频率时钟成一定比例的第二振荡频率信号的第二控制振荡器；对作为基准时钟输入的所述第一频率时钟进行分频而得到所述第二基准输入时钟的第二基准输入分频电路；和对所述第二控制振荡器的第二振荡频率信号进行分频而得到所述第二比较输入时钟的第二比较输入分频电路，所述第二比较输入分频电路或者所述第二基准输入分频电路根据第二分频数控制信号，以不同的分频数进行分频；第二分频数控制电路，其输入对应于所述第二振荡频率信号的时钟和所述第二比较输入时钟或所述第二基准输入时钟，产生使所述第二振荡频率信号与所述第三频率时钟成一定比例频率的所述第二分频数控制信号，以用于对所述第二比较输入分频电路或所述第二基准输入分频电路的分频数进行切换。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于罗姆股份有限公司，未经罗姆股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410077037.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种空腔模壳构件
- 下一篇：条烟缺包在线检测装置及其检测方法
- 同类专利
- 一种双环路亚采样锁相环结构-202310825943.7
- 刘伟峰;高少航;张泽鋆 - 西安电子科技大学
- 2023-07-06 - 2023-10-24 - H03L7/07
- 本发明公开了一种双环路亚采样锁相环结构，其特征在于，包括：亚采样鉴相器SSPD、脉冲发生器PG、比例路径模块P‑Path、积分路径模块I‑Path、压控振荡器VCO、缓冲器BUFFER、鉴频鉴相器PFD、电荷泵CP和分频器Div；其中，本发明采用了比例路径模块P‑Path使得压控振荡器VCO的非线性敏感度显著降低，也使得电荷泵CP所需要的线性电压范围更小；还采用了积分路径模块I‑Path减小了电荷泄露效应对锁相环的影响，并且可以产生宽的控制电压调谐范围来覆盖期望的频率锁定范围，提高了锁相环的稳定性。比例路径可以快速响应外部扰动和变化，积分路径可以消除持续的干扰，从而实现更稳定的锁定状态。
- 一种时钟调频系统、方法、设备及存储介质-202310950181.3
- 赵前程;赵鑫鑫;姜凯;李锐 - 山东浪潮科学研究院有限公司
- 2023-07-31 - 2023-10-20 - H03L7/07
- 本申请公开了一种时钟调频系统、方法、设备及存储介质，涉及调频技术领域，包括：用于提供时钟源的电源管理单元和有源晶振；与电源管理单元和有源晶振相连的第一多路选择器和第二多路选择器，用于进行时钟选择；与第一多路选择器相连的第一锁相环，用于为外部设备提供频率固定的工作时钟；与第二多路选择器相连的第二锁相环，用于对第二多路选择器选择的时钟进行处理以输出频率可变的时钟；与第一锁相环和第二锁相环相连的第三多路选择器，用于对第一锁相环和第二锁相环输出的时钟进行选择，以为系统总线接口提供可调频的工作时钟。本申请能够对不同场景下的系统总线的时钟频率进行调节，保障芯片的正常工作，并降低外围电路的EMI的影响。
- 用于雷达芯片同步的设备和方法-201910741912.7
- P·C·达托 - 亚德诺半导体国际无限责任公司
- 2019-08-13 - 2023-10-20 - H03L7/07
- 本公开涉及用于雷达芯片同步的设备和方法。在某些实施方式中，参考时钟信号被分配给两个或更多个半导体芯片，每个半导体芯片包括至少一个数据转换器。两个或更多个芯片包括产生数据转换器同步信号的主芯片，以及处理数据转换器同步信号以对准芯片上的数据转换操作的定时例如以获得高度数字采样的定时相干性的的至少一个从芯片。在某些实施方式中，芯片对应于雷达系统的雷达芯片，而数据转换器同步信号对应于模数转换器(ADC)同步信号。芯片对应于雷达系统的雷达芯片，而数据转换器同步信号对应于模数转换器(ADC)同步信号。另外，主雷达芯片产生斜坡同步信号，以同步雷达芯片的传输顺序和/或提供ADC时钟信号的相位对准。
- 包括时钟路径的半导体装置及包括该装置的半导体系统-201910926072.1
- 徐荣锡 - 爱思开海力士有限公司
- 2019-09-27 - 2023-10-13 - H03L7/07
- 本发明公开了包括时钟发生电路的半导体装置及包括该装置的半导体系统。一种半导体装置，包括：第一时钟路径，其通过将第一相位时钟信号延迟来产生第一输出时钟信号；以及第二时钟路径，其通过基于延迟补偿信号而将第二相位时钟信号延迟来产生第二输出时钟信号。振荡路径发生电路形成具有第一时钟路径的振荡路径和具有第二时钟路径的振荡路径。延迟信息发生电路基于由形成振荡路径而产生的振荡信号来产生延迟补偿信号。
- 锁相环的频率锁定控制方法、频率锁定电路及芯片-202310886377.0
- 赵东艳;杨小坤;李德建;冯曦;杨立新;谭浪 - 北京智芯微电子科技有限公司
- 2023-07-18 - 2023-10-10 - H03L7/07
- 本申请公开了一种锁相环的频率锁定控制方法、频率锁定电路及芯片，该频率锁定控制电路在检测到频率锁定环路处于锁定状态时，控制频率锁定环路基于第一死区宽度处于断开状态。由于第一死区宽度大于参考时钟信号与分频时钟信号的相位差，因此可以有效确保欠采样锁相环路进行频率锁定的过程中，以及欠采样锁相环处于锁定状态后，该频率锁定环路一直保持断开状态。由此可以有效避免出现频率锁定环路和欠采样锁相环路来回切换的问题，避免输出频率震荡的现象，同时，提高了芯片的时钟精度，进而提高了芯片的性能和可靠性。
- 双环路的高速延迟锁定环电路-202311107407.X
- 陈俊坤 - 高澈科技（上海）有限公司;深圳高铂科技有限公司
- 2023-08-31 - 2023-10-03 - H03L7/07
- 本公开提供了一种双环路的高速延迟锁定环电路，该高速延迟锁定环电路包括延迟链模块、第一控制电路和第二控制电路；延迟链模块与第一控制电路电连接形成第一环电路；延迟链模块与第二控制电路电连接形成第二环电路；第一控制电路用于生成第一目标控制信号；第二控制电路用于生成第二目标控制信号；延迟链模块用于基于第一目标控制信号对第一输入时钟信号的上升沿进行调节，基于第二目标控制信号对第一输入时钟信号的下降沿进行调节，以得到平衡占空比后的目标输出时钟信号。本公开通过设置两个环路对第一输入时钟信号的上升沿和下降沿进行独立调节，以得到平衡占空比后的目标输出时钟信号，不需要额外增加占空比误差校准电路，减少了电路开销。
- 一种时钟电路及时钟信号生成方法-201911182851.1
- 贾雪绒 - 西安紫光国芯半导体有限公司
- 2019-11-27 - 2023-09-19 - H03L7/07
- 本发明公开了一种时钟电路，包括：第一电感电容型锁相环和第一环形锁相环；所述第一电感电容型锁相环用于对第一输入时钟信号进行倍频处理，生成第一高频时钟信号；所述第一环形锁相环用于对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号。本发明解决了现有技术中无法提供一种高速、宽频率、低抖动的时钟信号的技术问题。
- W波段频综模块的频率变换方法、W波段频综模块和系统-202310197419.X
- 魏强 - 广州辰创科技发展有限公司
- 2023-03-01 - 2023-07-25 - H03L7/07
- 本发明公开了一种W波段频综模块的频率变换方法、W波段频综模块和系统，本发明所述恒温晶振与所述锁相环PLL1、锁相环PLL2连接，所述锁相环PLL1依序通过所述DDS单元、第一射频信号生成单元、第二射频信号生成单元、第一混频器与所述8倍频器连接，所述锁相环PLL2与所述第一混频器连接；所述第一射频信号生成单元与所述第二射频信号生成单元的结构相同，所述第一射频信号生成单元包括二功分器、第二混频器和带通滤波器，所述二功分器的一输出端通过放大器与第二混频器的本振端口连接，所述二功分器的另一输出端与第二混频器的中频端口连接，混频器的输出端与带通滤波器连接。本发明能够减小DDS频率源产生的宽带杂散。
- 一种时钟信号的处理装置及方法-202310440102.4
- 黎新龙 - 北京奕斯伟计算技术股份有限公司
- 2023-04-21 - 2023-07-18 - H03L7/07
- 本申请公开了一种时钟信号的处理装置及方法，涉及时钟信号技术领域，提供更优化的时钟时序调整方案。本申请的主要技术方案为：提供的时钟信号的处理装置包括：主设备、从设备和具备延迟时钟信号的指定端口；从而借助一个外部设备作为从设备而建立主/从设备之间的信号环回传输路径，并将指定端口设置在该路径中，从而在时钟信号传输经过指定端口的过程中，利用指定端口对时钟信号进行延迟处理以调整时钟时序，得到不同时钟时序的时钟信号，由此从而得到更多样的时钟时序。本申请应用于对时钟时序进行调整。
- 时钟兼容锁相环模块、时钟兼容方法和开放式无线单元-202310240192.2
- 张塑涵;张乐健;邓毅;胡雨薇 - 四川恒湾科技有限公司
- 2023-03-13 - 2023-07-07 - H03L7/07
- 本发明实施例公开了一种时钟兼容锁相环模块、时钟兼容方法和开放式无线单元。本发明实施例通过配置锁相环模块中第一锁相环单元和第二锁相环单元，使得第一锁相环单元和第二锁相环单元分别接收时间同步调节量和同步以太网时钟，以可以通过时间同步调节量和/或同步以太时钟进行时间同步。由此，本发明实施例的时钟兼容锁相环模块可以同时应用在仅具备时间同步调节量的时间同步能力的站点、也可以应用在同时具备时间同步调节量和同步以太网时钟的时间同步能力的站点，实现时钟同步达到时钟兼容的目的，降低了设备部署成本和复杂度。
- 一种低相噪快跳频率源-202320141980.1
- 刘影;赵强;郭志昆;陈荩;田丽君;谷茜茜;程冉 - 中国电子科技集团公司第五十四研究所
- 2023-02-07 - 2023-07-07 - H03L7/07
- 本实用新型公开了一种低相噪快跳频率源，属于微波频率源技术领域，由四个单锁相环单元、一分四功分器及三个单刀双掷吸收式射频开关组成。单锁相环单元由模拟混频器、环路滤波器、压控振荡器、倍频器、直接数字频率合成器及带通滤波器组成，其中模拟混频器代替传统的鉴频鉴相器加电荷泵部分，直接数字频率合成器代替传统的Sigma‑Delta小数调制器，再结合整体链路“二合一”架构串联的单刀双掷吸收式射频开关，本实用新型同时具备较低的相位噪声和杂散水平、较快的跳频时间、精细的频率步进及高隔离度等特点。
- 锁相环和射频通信装置-202310297651.0
- 易律凡;李钰莹 - 深圳市汇顶科技股份有限公司
- 2023-03-23 - 2023-06-30 - H03L7/07
- 本申请提供一种锁相环和射频通信装置。锁相环包括：压控振荡器、以及第一环路和第二环路。压控振荡器根据电压控制信号产生第一时钟信号。第一环路和第二环路共同调节电压控制信号。第一环路的带宽小于第二环路的带宽，因此第二环路先于第一环路锁定。第二环路的分频比小于第一环路的分频比，因此第二环路中的参考杂散小，减小了噪声。第二环路在第一环路注入抖动小的同频源，降低了第一时钟信号的噪声。第一环路的高频噪声抑制性能好，是锁相环稳定后的主环路。射频通信装置中的本振时钟根据第一时钟信号产生。射频通信装置具有更低的功耗。
- 一种超宽带小型化便携式信号源-202211687917.4
- 张文权;王少奇;王飞龙;鲁纯 - 成都爱科特科技发展有限公司
- 2022-12-27 - 2023-06-23 - H03L7/07
- 本发明涉及微波毫米波电路技术领域，具体涉及一种超宽带小型化便携式信号源；包括信号模组、电源管理模组、控制模和数传电路，控制模组分别与电源管理模组、数传电路和信号模组电性连接；数传电路用于实现无线透明传输、点对点通信；时钟参考锁相电路用于与外参考10MHz信号同源；低频锁相环电路用于实现频率合成输出12.5MHz～3GHz信号，并为高频锁相环电路提供参考信号；高频锁相环电路用于实现频率合成输出10GHz～20GHz信号；分频倍频电路用于实现频率输出12.5MHz～40GHz信号；脉冲调制电路和数控衰减电路用于实现脉冲调制功能；数控衰减电路用于实现输出增益控制，通过上述结构，获得满足野外作业、车载移动平台、无人机移动平台等特殊场景对信号源的使用的效果。
- 一种低相噪快跳频率源-202310074268.9
- 刘影;赵强;郭志昆;陈荩;田丽君;谷茜茜;程冉 - 中国电子科技集团公司第五十四研究所
- 2023-02-07 - 2023-06-06 - H03L7/07
- 本发明公开了一种低相噪快跳频率源，属于微波频率源技术领域，由四个单锁相环单元、一分四功分器及三个单刀双掷吸收式射频开关组成。单锁相环单元由模拟混频器、环路滤波器、压控振荡器、倍频器、直接数字频率合成器及带通滤波器组成，其中模拟混频器代替传统的鉴频鉴相器加电荷泵部分，直接数字频率合成器代替传统的Sigma‑Delta小数调制器，再结合整体链路“二合一”架构串联的单刀双掷吸收式射频开关，本发明同时具备较低的相位噪声和杂散水平、较快的跳频时间、精细的频率步进及高隔离度等特点。
- 一种多PLL并联输出时钟同步系统及其工作方法-202010318324.5
- 乔家庆;王振宇;刘冰;王华辰;陈帅 - 哈尔滨工业大学
- 2020-04-21 - 2023-05-09 - H03L7/07
- 本发明提供一种用于多PLL并联输出时钟同步系统及其工作方法。步骤1：电路完成锁相达到稳定状态后，所有VCO时钟信号F
- 电荷泵型时钟管理电路及其双核模数转换器-202211509041.4
- 马亮 - 合肥博雅半导体有限公司
- 2022-11-29 - 2023-03-28 - H03L7/07
- 本发明涉及电荷泵型时钟管理电路及其双核模数转换器，时钟管理电路包括依次连接的脉冲产生电路、第一锁相环、第二锁相环和相位运算电路，第一锁相环和第二锁相环均包括依次连接的延时电路、鉴相器和电荷泵，电荷泵的输出端与延时电路的输入端连接，第一锁相环的延时电路的输入端与脉冲产生电路连接，第一锁相环的鉴相器的输出端分别与第二锁相环的延时电路和鉴相器的输入端连接。双核模数转换器包括有第一内核模块和第二内核模块。本发明通过改进电荷泵型锁相环的设计，构建两个闭环回路式型电荷泵锁相环，以及提高电荷泵的性能，以降低时钟管理电路的时钟抖动，提高模数转换器在宽电压下的性能。
- 一种用于在多个锁相环上同步输出时钟信号的装置和方法-202210009515.2
- 郑誌学;林舜杰;黄锦渊;黄浩欢 - 马来西亚瑞天芯私人有限公司
- 2022-01-05 - 2023-03-28 - H03L7/07
- 本发明涉及一种用于在多个锁相环上同步输出时钟信号的装置(100)和方法。耦合在每个锁相环内的该装置(100)包括用于在接收到参考时钟信号时提供计数的本地计数器(2)和用于将该本地计数器(2)提供的该计数与预定或预配置的值进行比较的比较器(4)，其特征在于还包括连接至该本地计数器(2)和相邻锁相环的计数器(2)的多路转换器(6)，用于选择本地计数器(2)提供的计数或相邻锁相环的计数器(2)提供的计数；递增并直接传递该多路转换器(6)所选的计数至本地计数器(2)；当该本地计数器(2)提供的计数达到预定或预配置的值时，输出时钟分频器使能被激活使得多个锁相环启动输出时钟分频器以产生输出时钟信号。
- 异频稳相时钟的实现方法、电路、时钟源及系统-202211488405.5
- 陈昌锐;张文锋;李玉成;张小娅;谢翔宇;刘武广;李超;哈章;赵翔 - 中国电子科技集团公司第二十九研究所
- 2022-11-25 - 2023-03-07 - H03L7/07
- 本发明公开了一种异频稳相时钟的实现方法、电路、时钟源及系统，属于频率合成领域，包括步骤：首先获取需要产生的多个目标频率值之间的最大公约数，并以此最大公约数作为时钟生成过程的鉴相频率；将正整数倍的鉴相频率作为时钟生成过程的参考频率，而该参考频率基于基准参考信号通过锁相产生，然后进行多路功分后送入时钟生成过程，从而产生所需异频稳相时钟。本发明大幅提升各组时钟信号的相位稳定性，同时保证奇异频率调整的灵活性。
- 一种锁相系统-202222613306.7
- 尹家悦;胡珊珊;宋宏天;王保帅 - 南方电网科学研究院有限责任公司
- 2022-09-30 - 2023-02-24 - H03L7/07
- 本申请公开了一种锁相系统，包括：第一锁相环、第二锁相环、第三锁相环和信号处理模块，信号处理模块为由加法器、减法器和乘法器构成的组合电路；采用信号处理模块对三相电压信号通过第一、第二、第三锁相环处理后的输出信号进行处理，实现将各相电压的基波分量及其相应移相90°的电压信号提取正序基波分量，以消除电压不平衡或者电压畸变的影响，提高锁相能力。
- 时钟同步电路、芯片及电子设备-202211282131.4
- 祝洪峰;湛秀平;杨杰 - 中信科移动通信技术股份有限公司
- 2022-10-19 - 2023-01-13 - H03L7/07
- 本发明提供一种时钟同步电路、芯片及电子设备，所述时钟同步电路包括：第一锁相环电路、第二锁相环电路和第一分频器；所述第一锁相环电路的第一端与输入端连接；所述第一锁相环电路的第二端分别与所述第二锁相环电路的第一端和第一输出端连接；所述第二锁相环电路的第二端与所述第一分频器的第一端连接；所述第一分频器的第二端与第二输出端连接。本发明提供的时钟同步电路，包括：第一锁相环电路、第二锁相环电路和第一分频器，可以实现同时输出标准以太网和无线通信系统同源时钟，并且简化时钟方案，降低设备成本。
- 一种锁相装置及锁相方法-201810553555.7
- 杨东升;刘方诚;王雄飞 - 华为技术有限公司
- 2018-05-31 - 2022-12-27 - H03L7/07
- 本申请实施例提供一种锁相装置及锁相方法，该锁相装置包括幅值调节单元、与所述幅值调节单元连接的鉴幅鉴相器、与所述鉴幅鉴相器连接的第一环路滤波器、与所述鉴幅鉴相器连接的第二环路滤波器、与所述第一环路滤波器连接的第一振荡器和与所述第二环路滤波器连接的第二振荡器。其中，所述幅值调节单元、所述鉴幅鉴相器、所述第一环路滤波器和所述第一振荡器构成一个环路，所述鉴幅鉴相器、所述第二环路滤波器和所述第二振荡器构成另外一个环路。采用本申请实施例，该锁相装置的双环结构能够减弱锁相装置产生的正序分量与该锁相装置产生的负序分量之间的频率耦合问题。
- 一种实现分布式频率源输出信号同步的电路及方法-202210859598.4
- 韩思扬;张文锋;卢子焱;王海龙 - 中国电子科技集团公司第二十九研究所
- 2022-07-21 - 2022-11-11 - H03L7/07
- 本发明提供了一种实现分布式频率源输出信号同步的电路及方法，电路包括：信号同步单元和与其相连的锁相环单元；所述信号同步单元包括第一移相器、第二移相器、CML除2分频器、微波相关器、第一功率耦合器、第二功率耦合器和第一选通开关；所述微波相关器用于产生与误差相位成正比的电压信号，并实时反馈给第一移相器控制其移相量；所述第二移相器的控制端经第一选通开关接入路径校准信息，并用于消除外部同步信号的附加移相量。两个移相器通过闭环自校准和开环校准相结合的方式共同保证输出信号同步。该电路及方法能够很好的支持阵列规模的灵活重构；不需要频率源具有很大的输出驱动能力和复杂的本振分配网络，大大节省了功耗和电路复杂度。
- 一种基准时钟信号发生装置-202210689516.6
- 何志海;杨胜领;程军强 - 中星联华科技（北京）有限公司
- 2022-06-16 - 2022-11-01 - H03L7/07
- 本发明提供一种基准时钟信号发生装置，包括参考信号源、模拟锁相环路、辅助锁相环路、第一多路选择开关、第一压控振荡器和微控制器；通过首先利用辅助锁相环路根据参考信号和反馈信号控制高频振荡器输出需要的频率，当检测到辅助锁相环路完成信号锁定后，将开关切换以利用模拟锁相环路根据参考信号和反馈信号控制高频振荡器输出最终的时钟基准信号。本发明通过采用无源的模拟锁相环路来控制高频振荡器输出时钟信号，从而摆脱了数字锁相环芯片底噪的限制，大大降低了时钟基准信号的相位噪声。
- 一种锁相环电路、本地振荡器及电子设备-202210738750.3
- 黄胜 - 浙江地芯引力科技有限公司
- 2022-06-28 - 2022-09-20 - H03L7/07
- 本申请公开了一种缩减锁相环锁定时间的方法、锁相环电路、本地振荡器及电子设备，其中锁相环电路包括：初始锁相环路、相位快锁环路和频率快锁环路。初始锁相环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器；相位快锁环路的第一输入端连接于鉴频鉴相器的参考时钟输入端，其第二输入端用于接收外部输入的相位快锁控制信号，其输出端连接于压控振荡器的相位快锁端；频率快锁环路的输入端用于接收外部输入的频率段设定参数，其输出端连接于环路滤波器的频率快锁端。本申请中，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
- 一种带双延迟线的主次延迟锁相环-202210229131.1
- 陈慧心;韩雁;杨建义;谭磊;陈昌彦 - 浙江大学;圣邦微电子（股份）有限公司
- 2022-03-10 - 2022-08-05 - H03L7/07
- 本发明公开了一种带双延迟线的主次延迟锁相环，包括：上电复位模块POR、主级延迟锁相环DLL1、次级延迟锁相环DLL2和锁定指示模块LI；所述上电复位模块与主级延迟锁相环的复位控制模块相连，主级延迟锁相环的输出电压信号V1与次级双链压控延迟线的短链相连，外部输入时钟信号CLK接入主级延迟锁相环与次级延迟锁相环，主级延迟锁相环产生的总复位信号与次级延迟锁相环滤波器模块相连，鉴频鉴相器模块PFD1和鉴频鉴相器模块PFD2的输出信号分别接入锁定指示模块。本发明的DLL具有锁定准确，面积开销小等优点。
- 双环路锁相环及其电荷泵-202111591953.6
- 张健 - 北京晟德微集成电路科技有限公司
- 2021-12-23 - 2022-04-29 - H03L7/07
- 本公开提供了一种双环路锁相环及其电荷泵，该双环路锁相环在鉴频鉴相器与压控振荡器之间耦合有比例路径和积分路径的电荷泵与环路滤波器，其中，位于比例路径上的电荷泵不仅可通过选通开关控制上电流源提供的充电电流/下电流源提供的放电电流，以改变上电流源和下电流源之间输出节点的电位，同时由于偏置电流源提供的偏置电流是根据扫频斜率和该双环路锁相环特性所预设的期望电流，因此还可跟随扫频斜率变化自适应调节流经该输出节点的电流，以维持该输出节点的电位，由此可有效的弥补现有技术中双环路锁相环工作在扫频模式中产生的电压偏离问题，使得双环路锁相环的系统参数能精准控制，大幅提升该双环路锁相环的稳定性、可靠性。
- 用于小数PLL频率合成器的整数边界杂散抑制-202180004472.2
- 费萨尔·侯赛因;艾哈迈德·埃米拉;埃斯梅尔·巴巴克普尔·纳鲁斯 - 深圳市汇顶科技股份有限公司
- 2021-05-07 - 2022-03-01 - H03L7/07
- 公开了一种时钟生成电路。时钟生成电路包括第一PLL电路，其被配置为基于第一输入时钟来生成第一输出时钟，其中第一PLL电路包括第一反馈分频器电路。时钟生成电路还包括第二PLL电路，其被配置为基于第二输入时钟来生成第二输出时钟，其中第二PLL电路包括第二反馈分频器电路。第一输入时钟基于第二输出时钟来生成。
- 锁相环电路、多锁相环系统及其输出相位同步方法-201810053079.2
- 丁力;刘力僮;金晶;周健军 - 上海交通大学
- 2018-01-17 - 2021-08-13 - H03L7/07
- 本发明提供一种锁相环电路、多锁相环系统及其输出相位同步方法，包括：对输出信号进行分频的分频器；基于输出信号对分频信号进行采样得到反馈信号，以确保反馈信号的相位与输出信号的相位保持一致的采样器；鉴别采样器输出的反馈信号及述输入晶振信号的相位差产生脉冲信号的鉴频鉴相器；基于脉冲信号产生调谐电压的电荷泵；基于调谐电压调整输出信号频率的压控振荡器。本发明采用采样方法实现反馈信号与锁相环电路输出信号的相位一致，以此使输出信号与输入晶振信号之间的相位一致性大大提高；同时，在多锁相环系统中确保各锁相环电路的输出信号的相位保持一致，提高系统性能。
- 基于双环路的快锁定低抖动的时钟数据恢复电路-201710867080.4
- 王永生;韩维佳;付方发;王进祥 - 哈尔滨工业大学
- 2017-09-22 - 2021-01-15 - H03L7/07
- 基于双环路的快锁定低抖动的时钟数据恢复电路，涉及微电子芯片领域，为了解决现有双环路时钟数据恢复电路无法同时具有快的锁定速度和小的抖动的问题。本发明的频带切换电路、多频带VCO、电阻分压电路、二选一电路和低通滤波器构成锁频环路；二选一电路、低通滤波器、多频带VCO、BBPD、4个电荷泵构成锁相环路；频带切换电路用于根据多频带VCO的输出时钟clk0与参考时钟clk_ref输出频带控制字和环路选择信号；电阻分压电路用于对电源电压vdd进行分压，电阻分压电路的分压输出端连接二选一电路的锁频环路输入端；二选一电路用于根据环路选择信号选通锁频环路或锁相环路。本发明适用于时钟数据恢复。
- 一种基于双环锁相的毫米波光电振荡系统及其稳频方法-201910141754.1
- 戴键;刘安妮;杨悦;许方星;张天;尹飞飞;张海鹏;宋瑞良;徐坤 - 北京邮电大学;中国电子科技集团公司第三十八研究所;中国电子科技集团公司第五十四研究所
- 2019-02-26 - 2021-01-08 - H03L7/07
- 本发明实施例提供了一种基于双环锁相的毫米波光电振荡系统及其稳频方法，其中系统包括：激光器，参考晶振，第二鉴相器，PID控制器，第二光电振荡器，谐波混频器，第一鉴相器，以及第一光电振荡器。本发明实施例提供的基于双环锁相的毫米波光电振荡系统及其稳频方法，所输出的目标毫米波频段信号具有高长期频率稳定度及低相位噪声特点，能够满足毫米波电子系统对频率源更高的要求。
- 专利分类
