[发明专利]基于现场可编程门阵列验证同步存储器控制器的装置、方法无效
| 申请号： | 200710064418.9 | 申请日： | 2007-03-14 |
| 公开（公告）号： | CN101022039A | 公开（公告）日： | 2007-08-22 |
| 发明（设计）人： | 杨作兴 | 申请（专利权）人： | 北京中星微电子有限公司 |
| 主分类号： | G11C29/48 | 分类号： | G11C29/48;G11C7/10 |
| 代理公司： | 北京安信方达知识产权代理有限公司 | 代理人： | 龙洪;霍育栋 |
| 地址： | 100083北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于现场可编程门阵列平台验证同步存储器控制器的装置，包含同步存储器和现场可编程门阵列实现的同步存储器控制器，该同步存储器控制器包括时钟单元和存储器控制模块，该存储器控制模块和同步存储器之间有控制信号、写数据信号和读数据信号，还包含一时钟控制单元，该时钟控制单元的输入与所述时钟单元的输出相连，对输入的时钟信号进行移相，该移相后的时钟信号和所述时钟单元的输出各自连接到所述存储器控制模块和同步存储器中的一个，使同步存储器处的同步时钟信号和控制信号、写数据信号之间以及存储器控制模块处的同步时钟信号与读数据信号之间满足正常工作的时序关系。 | ||
| 搜索关键词： | 基于 现场 可编程 门阵列 验证 同步 存储器 控制器 装置 方法 | ||
【主权项】：
1、一种基于现场可编程门阵列平台验证同步存储器控制器的装置，包含同步存储器和现场可编程门阵列实现的同步存储器控制器，该同步存储器控制器包括时钟单元和存储器控制模块，该存储器控制模块和同步存储器之间有控制信号、写数据信号和读数据信号，其特征在于：还包含一时钟控制单元，该时钟控制单元的输入与所述时钟单元的输出相连，对输入的时钟信号进行移相，该移相后的时钟信号和所述时钟单元的输出各自连接到所述存储器控制模块和同步存储器中的一个，使同步存储器处的同步时钟信号和控制信号、写数据信号之间以及存储器控制模块处的同步时钟信号与读数据信号之间满足正常工作的时序关系。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中星微电子有限公司，未经北京中星微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710064418.9/，转载请声明来源钻瓜专利网。
- 上一篇：同步语音录播器
- 下一篇：树脂层表面微结构的模带对辊轮成型方法及光学薄膜
- 同类专利
- 一种NAND FLASH的ECC功能测试方法、系统、设备及存储介质-202310710678.8
- 王海程;陈宗廷;朱放中 - 深圳市大为创芯微电子科技有限公司
- 2023-06-15 - 2023-10-20 - G11C29/48
- 本说明书实施例提供一种NAND FLASH的ECC功能测试方法、系统、设备及存储介质，其中，所述方法包括：在ECC使能状态下，将第一数据写入Nand‑flash存储器；基于第一数据生成第二数据；在ECC禁用状态下，将第二数据写入Nand‑flash存储器；在ECC使能状态下，从Nand‑flash存储器中读取数据，获取第三数据；将第一数据与第三数据进行比较，基于比较结果，确定ECC性能，具有高效快捷实现ECC功能的测试，缩短测试所需要的时间，减少测试所需要的设备，降低测试的能耗的优点。
- 存储器系统-202210433005.8
- 请求不公布姓名 - 提米芯创（上海）科技有限公司
- 2022-04-24 - 2023-09-08 - G11C29/48
- 本申请提供了一种存储器系统，包括：至少一堆栈存储器；贯穿所述堆栈存储器的硅通孔组，用于各堆栈存储器之间的信号传输，其中所述硅通孔组中的每一硅通孔的第一端用于选择接收一输入信号，其第二端用于输出一相应的输出信号；故障识别模块，用于根据所述输出信号识别出故障硅通孔；控制模块，用于控制所述硅通孔组中各硅通孔所接收的输入信号以及所输出的输出信号。上述技术方案，通过控制模块控制硅通孔组的硅通孔选通相应的输入信号，采用故障识别模块根据所述硅通孔组的输出信号识别出故障硅通孔，以实现快速检测硅通孔的故障；当出现故障硅通孔时，通过控制模块控制故障硅通孔关闭，并选通正常硅通孔，以保障堆栈式芯片或存储器的正常使用。
- 一种MRAM芯片测试系统-202223610055.3
- 蔡新元;陈先先 - 浙江驰拓科技有限公司
- 2022-12-29 - 2023-07-21 - G11C29/48
- 本实用新型公开了一种MRAM芯片测试系统，涉及芯片验证测试技术领域。系统包括上位机、设置有FPGA核心板的FPGA测试底板和MRAM芯片转接板；上位机与FPGA测试底板连接，用于传输目标测试激励至FPGA测试底板上的FPGA核心板；FPGA测试底板连接MRAM芯片转接板，用于利用FPGA核心板根据目标测试激励对MRAM芯片转接板上的MRAM芯片进行测试，并反馈测试信息至上位机。由此可知，上述MRAM芯片测试系统实现了对MRAM芯片的测试；因系统中FPGA测试底板和MRAM芯片转接板具有结构简单、体积小、开发成本低的优势，能有效提高测试效率，满足了MRAM芯片不同封装形式的多项功能验证测试。
- 存储装置、主机装置及包括存储装置和主机装置的计算系统-202210934666.9
- 全贞澔;权强洛 - 爱思开海力士有限公司
- 2022-08-04 - 2023-06-09 - G11C29/48
- 本申请涉及一种控制器，该控制器响应于从外部装置接收的测试请求而控制半导体存储器装置的操作。控制器包括存储器测试控制器和性能信息存储装置。存储器测试控制器生成与从外部装置接收的测试请求相对应的命令。性能信息存储装置存储半导体存储器装置响应于命令执行的测试操作的结果。
- 测试装置和测试系统-202223610993.3
- 冯爱珍;顾红伟;胡晓辉;薛玉妮 - 深圳市时创意电子有限公司
- 2022-12-31 - 2023-06-06 - G11C29/48
- 本申请公开了一种测试装置和测试系统，涉及芯片检测技术领域，用于测试待测试芯片内晶圆的数据，所述检测装置包括电路板、主控芯片和芯片底座，所述主控芯片设置在所述电路板的正面，所芯片底座设置在所述电路板的背面，所述主控芯片通过所述电路板与所述芯片底座连通，所述芯片底座用于固定待测试芯片，所述主控芯片的正投影与所述芯片底座的正投影至少部分重叠。通过上述设计，减小主控芯片与待测试芯片之间的线路距离，缩短数据传输时间，减小数据误差，提高检测的精准度。
- 一种存储闪存测试电流用检测组件-202223281814.6
- 李斌;任朝建;胡文婷;李芳 - 深圳市迈德迩半导体有限公司
- 2022-12-08 - 2023-05-05 - G11C29/48
- 本实用新型提供一种存储闪存测试电流用检测组件，涉及存储闪存检测领域，包括底板和测量装置，底板的顶部开设有放置区，放置区内放置有闪存，底板两侧的顶部均连接有边板，两侧边板之间贯穿有平板，平板的中部开设有方形槽，两侧边板的顶部连接有弧形顶板，当小型马达带动转动轴逆时针转动，起升柱会随着转动轴的逆时针转动而下降，转动轴下降时会带着整个提板下降，提板两端的边柱在下降过程中会在边槽内滑动，以此来达到竖向限位的目的，提板下降进入到放置区内后，吸脚会将闪存吸住，九个吸脚会从闪存上九个位置吸住闪存，所以闪存被吸住后不易掉落，解决了存储闪存的体积较小，在拿取时非常不便的问题。
- 检测组件和检测装置-202223610992.9
- 程草飞;顾红伟;胡晓辉;薛玉妮 - 深圳市时创意电子有限公司
- 2022-12-31 - 2023-05-05 - G11C29/48
- 本申请公开了一种检测组件和检测装置，涉及储存盘测试领域，所述检测组件用于检测Type‑C接口的储存盘，所述检测组件一端与所述储存盘连接，另一端与外部设备连接，所述外部设备为所述检测组件供电；所述检测组件包括电路板、检测电路、第一接口和第二接口，所述检测电路、所述第一接口和所述第二接口设置在所述电路板上，且所述第一接口和所述第二接口通过所述检测电路连接；所述第一接口的类型为Type‑C的母头端口，所述储存盘插接在所述第一接口上，所述第二接口与所述外部设备连接。通过上述设计，无需采用手机主板对储存盘进行检测，降低成本，而且提高了储存盘的检测效率。
- 一种存储闪存测试次数用检测仪-202223210973.7
- 李斌;任朝建;胡文婷;李芳 - 深圳市迈德迩半导体有限公司
- 2022-12-01 - 2023-05-02 - G11C29/48
- 本实用新型提供一种存储闪存测试次数用检测仪，涉及存储闪存技术领域，包括机台，机台顶部焊接有立桩，机台的顶部靠近立桩的一侧卡接有滑仓，滑仓的正面开设有边口，滑仓内的正面和背面均设有滑槽，滑槽上滑动连接有滑板，滑板的正面螺纹连接有滑柱，滑柱的正面贯穿边口，将待检测的存储芯片放置到放置滑口内，存储芯片会顺着倾斜方向往竖直挤压器内移动，进入到竖直挤压器后的存储芯片会一直竖直掉落，并且在掉落的过程中和海绵接触，海绵会将存储芯片上的灰尘给擦拭掉，最后存储芯片会掉落到对位器的卡槽内，整个过程不与人手直接接触，不需要用手直接拿持存储芯片，存储芯片会滑落到相应位置。
- 提供日志信息的半导体存储器设备和方法-202210677245.2
- 吴宝瑛;金光贤 - 三星电子株式会社
- 2022-06-15 - 2023-04-14 - G11C29/48
- 一种半导体存储器设备，包括：存储器半导体管芯，其包括被配置为响应于从主机设备接收的命令和地址中的至少一个而执行正常操作的易失性存储器设备；以及与存储器半导体管芯垂直堆叠并且包括非易失性存储器设备的测试芯片。该测试芯片在正常模式下被配置为存储与由半导体存储器设备从主机设备接收到的命令和地址中的至少一个相对应的日志信息，并且在调试模式下进一步被配置为从非易失性存储器设备中读取该日志信息。
- 一种高效EMMC封装测试装置-202221650591.3
- 王一 - 合肥茂品电子有限公司
- 2022-06-29 - 2022-11-22 - G11C29/48
- 本申请属于EMMC测试装置技术领域，公开了一种高效EMMC封装测试装置，包括测试底座，测试底座的顶端安装有连接板，连接板上连接有插头，且连接板的顶端安装有检测板，检测板的底端开设有与插头相适配的插槽，且顶端固定连接有用于插接EMMC的检测模块，此高效EMMC封装测试装置，通过设置有定位组件和顶动组件，进而通过设置的定位组件，进而便于检测板与连接板进行对接，进而便于插头和插槽能够精准对接，且通过设置有顶动组件的作用能够对检测板进行平稳的拆卸，进而避免了损坏插头和插槽内部的导电片情况出现。
- 半导体系统、半导体芯片和半导体存储系统-201811484320.3
- 任爀祥;李基远;郑昇周 - 爱思开海力士有限公司
- 2018-12-06 - 2022-11-08 - G11C29/48
- 本发明提供一种半导体系统、半导体芯片和包括半导体系统的半导体存储系统。半导体系统包括第一组的至少一个半导体器件和第二组的至少一个半导体器件。半导体系统包括控制块，该控制块用于接收外部地址并向第一组的半导体器件和第二组的半导体器件提供内部地址。该控制块向来自第一组的半导体器件提供与外部地址相对应的第一内部地址，以及该控制块向来自第二组的半导体器件提供与外部地址不对应的第二内部地址。
- 一种用于SSD存储装置的测试座-202123347594.8
- 杨晓华;史先映 - 苏州英世米半导体技术有限公司
- 2021-12-28 - 2022-08-16 - G11C29/48
- 本实用新型提出了一种用于SSD存储装置的测试座，包括塑胶体，所述塑胶体上开设有沿长度方向延伸的开口槽，所述开口槽贯穿上、下端面；沿所述开口槽的前侧壁和后侧壁分别固定安装有前排端子组和后排端子组，所述前排端子组包括若干间隔设置的前排接触端子，所述后排端子组包括若干间隔设置的后排接触端子；所述前排接触端子和所述后排接触端子包括主体部、弹性头部以及接触尾部，所述弹性头部包括向内弯折形成的头部尖端，所述接触尾部包括向下弯折形成的尾部尖端；当将待测试的SSD插入时，所述头部尖端与SSD的金手指电接触，所述尾部尖端与PCB板上的焊盘电接触。简化了测试座的组装工艺，降低了测试座的生产成本，还能够实现稳定的电连接。
- 一种基于多个测试端口的多功能闪存测试架-202111619955.1
- 唐振华;梁展恒;植睿麟 - 广东工业大学
- 2021-12-27 - 2022-04-15 - G11C29/48
- 本发明实施例涉及一种基于多个测试端口的多功能闪存测试架，包括：移动终端、闪存测试装置和多个测试连接端；移动终端用于操控闪存测试装置的运行；测试连接端用于与待测闪存存储设备连接；闪存测试装置用于对与每个测试连接端连接的待测闪存存储设备进行性能测试。该多功能闪存测试架通过在闪存测试装置上设置有与待测闪存存储设备的测试连接端，之后通过闪存测试装置对不同类型的待测闪存存储设备进行性能测试，实现对不同闪存芯片进行性能测试，与现有一种闪存芯片制作一种闪存测试架相比，能够减少生产厂家制作闪存测试架的成本，扩宽了该多功能闪存测试架测试产品的兼容性，使得该基于多个测试端口的多功能闪存测试架适用性更强。
- eMMC测试方法、装置、可读存储介质及电子设备-202210200900.5
- 孙成思;孙日欣;李新春;郭芸 - 深圳佰维存储科技股份有限公司
- 2022-03-03 - 2022-04-01 - G11C29/48
- 本发明公开一种eMMC测试方法、装置、可读存储介质及电子设备，接收待测eMMC的接入完成信息，并根据所述接入完成信息与所述待测eMMC对应的PC端建立网络通信连接；接收所述PC端发送的网络通信数据，并保存所述网络通信数据至第一预设缓存队列；基于所述第一预设缓存队列对所述待测eMMC进行测试，得到测试过程信息；将所述测试过程信息保存至第二预设缓存队列，通过网口通信方式实现eMMC的自动化测试，可以实现大数据量的数据交互，且网络通信更易于扩展，同时提升了自动化测试的稳定性，减少了人力维护成本，以便于规模化的测试，通过缓存机制更方便地传输多个源头的数据，从而实现了稳定、高效的eMMC自动化测试。
- 金属隔离测试电路、系统及其测试方法-201810978602.2
- 邱德馨;林孟汉;吴伟成 - 台湾积体电路制造股份有限公司
- 2018-08-27 - 2021-07-09 - G11C29/48
- 在本发明中，已经认识到，诸如静态随机存取存储(SRAM)结构的存储结构具有非常高的部件密度。虽然这对于允许存储结构将大量数据存储在小芯片封装面积中是有利的，但是这可能是有害的，因为这使得存储结构比芯片的其他区域更容易受到泄漏电流的影响。因此，本发明的实施例提供了金属隔离测试电路、系统及其测试方法。本发明提供了在布局间距方面与实际存储结构类似的伪存储结构。然而，这些伪存储结构不是用作在操作期间存储数据的实际存储结构，而是用来表征IC设计中的泄漏电流和/或用来表征用于制造IC的制造工艺。
- 存储器装置的系统内测试-202010709767.7
- M·雷达埃利 - 美光科技公司
- 2020-07-22 - 2021-02-02 - G11C29/48
- 本申请涉及存储器装置的系统内测试。实例系统包含处理资源和耦合到被测系统SUT和所述处理资源的配电板。所述SUT包含存储器装置。所述配电板可经配置以向所述SUT提供电力、将来自所述SUT的第一信号传达到所述处理资源，且将第二信号提供到所述SUT，所述第二信号在所述SUT的操作期间模拟向所述SUT的输入。所述处理资源可经配置以接收选自函数库的函数，以在所述存储器装置的测试期间执行并使得所述配电板在所述SUT的所述测试期间提供所述第二信号。
- 记忆体测试方法-201710103791.4
- 余俊锜;张志伟;黄胜国 - 瑞昱半导体股份有限公司
- 2017-02-24 - 2020-12-18 - G11C29/48
- 一种记忆体测试方法，包含下列步骤。使记忆体控制器对记忆体模组进行资料写入及读取。当读取的资料数目不符时，校准资料触发致能讯号。再次进行资料读取，当资料读取内容包含小于或等于一笔负缘资料读取内容时，触发取样单元。资料读取数目增加时，判断未接收到资料触发讯号。资料读取数目未增加时，检查记忆体控制器。当资料读取内容包含大于一笔负缘资料读取内容时，检查记忆体模组的突发模式设定。当资料数目相符但内容不符时，检查记忆体控制器的传送模组设定及检查取样单元。当资料数目相符且内容相符时，结束测试。
- 一种测试信号产生方法及装置-201610920467.7
- 任域皞;杨丽宁;孙建伟 - 深圳市中兴微电子技术有限公司
- 2016-10-21 - 2020-09-08 - G11C29/48
- 本发明公开了一种测试信号产生方法及装置，包括：在寄存器中为测试数据配置第一组数据信息和第二组数据信息；依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
- 一种测试单元、系统及控制器、存储设备-201921647370.9
- 陈祥;王冰春;万红波;李卫军 - 深圳大普微电子科技有限公司
- 2019-09-29 - 2020-07-10 - G11C29/48
- 本实用新型实施例涉及存储设备应用领域，公开了一种测试单元、系统及控制器、存储设备。其中该测试单元，应用于测试系统，包括命令解析器、任务管理器以及缓存器，命令解析器转发解析后的测试命令到任务管理器，任务管理器接收命令解析器发送的解析后的测试命令，并将解析后的测试命令发送到存储介质控制器，以使存储介质控制器基于解析后的测试命令，对存储介质进行测试以生成测试结果，并将测试结果返回任务管理器，缓存器缓存存储介质控制器返回的测试结果，并通过主机接口将测试结果返回主机。通过在存储设备中内置测试单元实现测试功能，本实用新型能够降低开发成本，缩短开发周期。
- eMMC测试系统及方法-201511021059.X
- 王立峰 - 北京京存技术有限公司
- 2015-12-30 - 2020-03-24 - G11C29/48
- 本发明实施例公开了一种eMMC测试系统及方法。所述系统包括：第一电源单元、第二电源单元、第一断电单元、第二断电单元、第一放电单元、第二放电单元、计算机和主控单元。本发明实施例提供的一种eMMC测试系统及方法，实现断电时间点的精确控制，从而提高eMMC产品断电测试的效率。
- 一种SSD便携式测试机台-201820626211.X
- 江强 - 苏州勃朗特半导体存储技术有限公司
- 2018-04-28 - 2018-11-09 - G11C29/48
- 本实用新型公开了一种SSD便携式测试机台，包括机箱、工控机安装架和外置散热机构，机箱的上表面上由左向右依次设有第一工作台、第二工作台和第三工作台，机箱的下表面上设有出风口，第二工作台上设有四个相互平行的测试接口槽，第三工作台的台面上设有工控机通风口；工控机安装架包括支架、工控机散热风扇和多个安装板；外置散热机构包括外置散热风扇和旋转支架。本实用新型相较于现有技术，固态硬盘外插于测试接口槽内，测试组件集成于机箱内，减小产品尺寸，另外通过内置工控散热风扇和外置散热风扇进行冷却，冷却效果最佳。
- 电可擦可编程只读存储器及其数据处理方法-201410191468.3
- 赵子鉴;郑晓;杨翼;殷常伟;于春天 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-07 - 2018-03-23 - G11C29/48
- 本发明公开了一种电可擦可编程只读存储器及其数据处理方法。其中，该电可擦可编程只读存储器包括逻辑前置电路，用于接收用于测试电可擦可编程只读存储器的设定值；以及内部电路，内部电路设置在电可擦可编程只读存储器上，内部电路与逻辑前置电路相连接，用于存储设定值。通过本发明，解决现有技术中EEPROM芯片整体的管脚数量多导致EEPROM芯片使用不便的问题，进而达到了减少管脚数量的效果。
- 边界扫描测试接口电路-201310120338.6
- 哈希厄尔葛兰;莱特P杰佛瑞 - 南亚科技股份有限公司
- 2013-04-09 - 2017-04-12 - G11C29/48
- 本发明提供一种边界扫描测试接口电路。边界扫描测试接口电路包括N个测试输入垫、测试接口模块和M个测试输出垫，其中N和M为正整数，且M小于N。测试接口模块耦接至这些测试输入垫。测试接口模块具有多个逻辑门，且各个逻辑门的各个输入接脚耦接至各个测试输入垫。这些测试输出垫耦接至位于测试接口模块的这些逻辑门的输出接脚。
- 一种高速内置闪存的测试板-201520371267.1
- 孙文涛 - 广东利扬芯片测试股份有限公司
- 2015-06-02 - 2015-12-16 - G11C29/48
- 本实用新型涉及高速内存测试技术领域，特别涉及一种高速内置闪存的测试板，该测试板包括用于连接上位测试机的测试插槽，所述插槽中具有两排平行的排针，其中一排排针是测试通道排针，所述测试通道排针的测试针脚一端连接上位测试机，另一端连接到测试板上的测试电路，另一排排针是抗干扰排针，所述抗干扰排针的抗干扰针脚的底端接电源地，所述抗干扰排针接收测试通道排针产生的电磁波并传导至电源地，因此抗干扰排针能够有效接收测试通道排针产生的电磁波并传导至电源地，避免了测试通道排针不同针脚之间的信号干扰，提高信号的保真程度的高速内置闪存的测试板。
- 取样相位校正方法和使用此取样相位校正方法的储存系统-201110282245.4
- 林能贤;蒋国兵 - 瑞昱半导体股份有限公司
- 2011-09-21 - 2013-04-03 - G11C29/48
- 一种取样相位校正方法和使用此取样相位校正方法的储存系统，该方法包含：使一储存装置控制器传送一第二命令信号，来读取一储存装置内的一内容；根据该内容，使该储存装置控制器传送一第一命令信号及具有一第三取样相位的一第三数据信号给该储存装置；以及根据该储存装置相对应该第一命令信号及该第三数据信号所响应给该储存装置控制器的一响应信息，来判断该储存装置控制器对该储存装置的数据传输是否有错误，以判断该第三取样相位是否恰当；其中，该第二命令信号使用一第二时钟来传送，该第一命令信号使用一第一时钟来传送，该第二时钟慢于该第一时钟。
- 非易失性随机访问存储器测试系统及方法-201110086332.2
- 李明 - 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2011-04-07 - 2012-10-17 - G11C29/48
- 一种非易失性随机访问存储器测试方法，该方法包括：设置诊断模式的测试参数及压力模式的测试参数；初始化所设置的测试参数以得到诊断模式及压力模式；在诊断模式下对BIOS的非易失性随机访问存储器进行测试；在压力模式下对BIOS的非易失性随机访问存储器进行测试；生成诊断模式下进行测试的日志文件及压力模式下进行测试的日志文件。本发明还提供一种非易失性随机访问存储器测试系统。利用本发明测试人员可以不用停留在测试机台旁边，完全摆脱测试人员手动测试，程序自动侦测对BIOS中NVRAM的读写的开始和结束时间，指定保存文件后，相关的日志文件自动保存，方便测试人员查看。
- 测试装置-201210054259.5
- 根岸利幸 - 爱德万测试株式会社
- 2012-03-02 - 2012-09-05 - G11C29/48
- 本发明提供一种在高速模式时生成自由度高的图案数据的测试装置。所述测试装置具有用于输出与和预定测试速度分别同步输入的输入图案相对应的图案数据的多个图案输出部，各图案输出部分别具有普通模式和高速模式两个动作模式，在高速模式下，各图案输出部分别将与输入至自己的图案输出部中的输入图案相对应的图案数据和与输入至其他图案输出部中的输入图案相对应的图案数据分别作为与多个分割速度对应的图案数据中的至少一个数据而输出。
- 用于自主NAND刷新的系统和方法-201110333701.3
- A.齐默曼;J.伊莫托;L.塞奇 - 阿沃森特公司
- 2011-10-28 - 2012-07-11 - G11C29/48
- 本发明涉及用于自主NAND刷新的系统和方法。提供了一种后台调度器，其利用低级通信（例如，与通用或控制器专用的固态非易失性存储器驱动器的通信）来控制非易失性存储器中的数据页面的锁定、读、重写和解锁。此类低级通信促使数据被独立于文件系统重写到非易失性存储器，努力地想避免估计的数据保持时段之前的数据损失。
- 存储器信号相位调整方法-200910247180.2
- 江勇志 - 晨星软件研发(深圳)有限公司;晨星半导体股份有限公司
- 2009-11-27 - 2011-06-01 - G11C29/48
- 本发明公开了一种存储器信号相位调整方法，应用于一电子装置中的一存储器控制器和一动态随机存取存储器之间的数据存取，该方法包含下列步骤：根据该电子装置呈现一预定状态时，由该存储器控制器对该动态随机存取存储器写入一测试数据；产生一第一数据触发信号；将该第一数据触发信号进行相位平移，以对该测试数据进行读取，并验证以产生一验证结果；产生一目标平移值，以响应于该验证结果；以及将该第一数据触发信号的相位平移该目标平移值以进行运作。
- 半导体存储装置和使用半导体存储装置的系统-200910133891.7
- 园田正俊;清水裕二郎;有马秀明 - 恩益禧电子股份有限公司
- 2009-04-08 - 2009-10-14 - G11C29/48
- 一种半导体存储装置和使用半导体存储装置的系统。该半导体存储装置包括RAM即随机访问存储器、ODT电路即片内终结电路、以及JTAG电路即联合测试行动组。RAM连接至数据输入-输出端口。ODT电路设置在数据输入-输出端口和终结端口之间。JTAG电路响应于指令，控制ODT电路，从而数据输入-输出端口和终结端口彼此电连接。
- 专利分类
