[发明专利]信号接收器有效
| 申请号： | 200710148501.4 | 申请日： | 2007-08-23 |
| 公开（公告）号： | CN101373631A | 公开（公告）日： | 2009-02-25 |
| 发明（设计）人： | 赖荣钦 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063;H03K19/0175;H03F3/45 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 左一平 |
| 地址： | 台湾省桃园县龟山*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种接收电路，包括：传输门、下拉单元、升压电容、分压单元与接收单元。传输门根据控制信号决定是否导通输入信号。下拉单元根据控制信号决定是否将升压电容的一端点电压下拉。升压电容升压接收单元的输入电压。分压单元受控于控制信号并将一分压电压传送至升压电容的另一端点。当有输入信号时，升压电容升压此输入信号，克服晶体管的临界电压太过所引起的电流不够的问题，而使接收单元可达到全振幅。 | ||
| 搜索关键词： | 信号 接收器 | ||
【主权项】：
1.一种接收电路，其特征在于，包括：一传输门，具有：接收一输入信号的一输入端，耦接至一第一节点的一输出端，以及耦接至一控制信号的一控制端，该传输门根据该控制信号而决定是否导通该输入信号；一下拉单元，根据该控制信号而决定是否将该第一节点的电压下拉；一升压电容，具有：耦接至该第一节点的一第一端与耦接至一第二节点的一第二端；一分压单元，受控于该控制信号，该分压单元将一参考电压分压以将一分压电压送至该第二节点；以及一接收单元，具有：耦接至该第二节点的一第一输入端，耦接至一电压源的一第二输入端，及用于输出一输出信号的一输出端；其中，该第二节点的逻辑高电位与逻辑低电位皆高于该输入信号的逻辑高电位与逻辑低电位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710148501.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 驱动电路及传输系统-202310687069.5
- 徐迪恺 - 长鑫存储技术有限公司
- 2023-06-09 - 2023-10-27 - G11C11/4063
- 本发明涉及一种驱动电路及传输系统。驱动电路包括：第一上拉驱动模块，包含多个第一上拉驱动器，用于根据上拉指示信号和驱动选择信号开启至少一个第一上拉驱动器，第一上拉驱动器用于生成具有预设电压的输出信号；上拉控制模块，用于根据上拉指示信号生成上拉控制信号；第二上拉驱动模块，与上拉控制模块连接，用于根据上拉控制信号开启或者关闭，并在开启时拉升输出信号的电压；升压模块，与上拉控制模块连接并与第二上拉驱动模块并联，用于根据上拉控制信号开启或者关闭，并在开启时拉升输出信号的电压；第二上拉驱动模块与升压模块的合并结构与第一上拉驱动器相同并受上拉控制信号控制。驱动电路不会影响到芯片性能。
- 半导体集成电路器件和数据比较方法-201811066311.2
- 山田弘道;山手章弘;汤山洋一 - 瑞萨电子株式会社
- 2018-09-13 - 2023-10-24 - G11C11/4063
- 本发明提供一种半导体集成电路器件和数据比较方法。在不使用CPU的情况下比较存储器空间上的数据，并且基于比较的次数和与比较条件一致的次数中的至少一个，在中断条件下产生中断。中断控制器将中断信号输出到第一CPU核心或第二CPU核心。DMAC将存储器空间上的数据传输到第一缓冲器和第二缓冲器中的至少一个。比较电路将第一缓冲器的数据与第二缓冲器的数据比较。条件一致频率计数器对比较电路中的比较与比较条件一致的次数进行计数。中断请求电路基于条件一致频率计数器的值和比较频率计数器的值中的至少一个，向中断控制器输出中断请求。
- 用于经由温度设置本地电源域超时的方法及装置-201910421810.7
- S·J·洛维特 - 美光科技公司
- 2019-05-21 - 2023-10-17 - G11C11/4063
- 本发明涉及用于经由温度设置本地电源域超时的方法及装置。一种半导体装置可包含：本地电源域，其经配置以选择性地将电力提供到存储器装置的逻辑块或防止电力到所述存储器装置的逻辑块；及温度传感器，其定位在所述半导体装置上。所述半导体装置还可包含超时电路，其至少部分基于来自温度传感器的温度信息将所述本地电源域的断电延迟超时时间。
- 一种门控信号的动态调节电路和方法-202310911697.7
- 古城;王晓阳 - 上海奎芯集成电路设计有限公司
- 2023-07-24 - 2023-10-10 - G11C11/4063
- 本申请提供一种门控信号的动态调节电路和方法，属于存储器技术领域，所述电路包括：门控信号生成子电路，用于基于当前读指令生成初始基准门控信号和初始基准采样时钟信号；采样子电路，用于基于预设偏移量对当前基准采样时钟信号进行偏移以得到当前左偏移和右偏移采样时钟信号，通过当前的左偏移、基准和右偏移采样时钟信号分别对返回的DQS信号进行采样得到当前采样值序列；延迟调节子电路，用于在当前采样值序列不为预设值的情况下对第一和第二门控框的延迟量进行同步调节，直至基于更新的左偏移、基准和右偏移采样时钟信号得到的采样值序列为预设值时将更新的基准门控信号作为当前读操作对应的门控信号，能准确读取存储设备中数据。
- 数据读写电路、方法及设备-202210311931.8
- 高恩鹏 - 长鑫存储技术有限公司
- 2022-03-28 - 2023-10-10 - G11C11/4063
- 本申请提供一种数据读写电路、方法及设备，该电路包括控制器和存储器，存储器用于根据控制器发送的第一时钟信号解码指令，以及根据控制器发送的第二时钟信号采样数据；存储器中包括第一存储模组、第二存储模组和模式寄存器，模式寄存器存储有第二同步参数，第二存储模组设置有第二延迟电路；对第一存储模组进行读写时，控制器用于通过第一同步参数对第一时钟信号和第二时钟信号进行同步；对第二存储模组进行读写时，控制器用于通过第一同步参数，对第一时钟信号和第二时钟信号进行第一同步，以及，存储器用于通过第二延迟电路和第二同步参数，对第一时钟信号和第二时钟信号进行第二同步。本申请可以通过时钟同步的叠加降低时钟同步复杂度。
- 一种信号采样电路以及半导体存储器-202210291439.9
- 黄泽群 - 长鑫存储技术有限公司
- 2022-03-23 - 2023-10-03 - G11C11/4063
- 本公开实施例提供了一种信号采样电路以及半导体存储器，该信号采样电路包括：信号输入电路，用于根据第一时钟信号、第一片选信号和第一命令地址信号，确定待处理指令信号和待处理片选信号；时钟处理电路，用于根据第一时钟信号对待处理片选信号进行两级采样处理和逻辑运算处理，得到片选时钟信号；片选控制电路，用于根据第一时钟信号对待处理片选信号进行采样处理，得到中间片选信号，以及对中间片选信号、待处理片选信号和待处理指令信号进行逻辑运算，得到指令译码信号；输出采样电路，用于根据片选时钟信号对指令译码信号进行采样处理，得到目标指令信号。这样，该信号采样电路可以提升指令译码的准确度。
- 感测放大电路结构及存储器-202310251701.1
- 白文琦 - 长鑫存储技术有限公司
- 2023-03-16 - 2023-09-26 - G11C11/4063
- 本公开涉及一种感测放大电路结构及存储器，感测放大电路结构包括：第一N型晶体管连接位线、第一电源节点和互补放大位线；第二N型晶体管连接互补位线、第一电源节点和放大位线；第一P型晶体管连接放大位线、第二电源节点和互补放大位线；第二P型晶体管连接互补放大位线、第二电源节点和放大位线；其中，第一隔离晶体管连接位线和放大位线；第二隔离晶体管连接互补位线和互补放大位线；第一隔离晶体管和第二隔离晶体管的栅极氧化层厚度大于第一N型晶体管和第二N型晶体管的栅极氧化层厚度。
- 存储器-202010988666.8
- 尚为兵;李红文;张良;冀康灵;池性洙;吴道训;汪瑛 - 长鑫存储技术有限公司
- 2020-09-18 - 2023-09-15 - G11C11/4063
- 本发明实施例提供一种存储器，包括存储块，所述存储块包括U存储子块和V存储子块，其特征在于，包括：第一检错纠错单元，与所述U存储子块、所述V存储子块均连接，用于对所述U存储子块和所述V存储子块的输出数据进行检错纠错；第二检错纠错单元，与所述U存储子块、所述V存储子块均连接，用于对所述U存储子块和所述V存储子块的所述输出数据进行检错纠错。本发明实施例改善了存储器的检错纠错能力。
- 数据读出电路、数据读出方法和存储器-202210203723.6
- 武贤君;尚为兵 - 长鑫存储技术有限公司
- 2022-03-03 - 2023-09-12 - G11C11/4063
- 本公开涉及半导体电路设计领域，特别涉及一种数据读出电路、数据读出方法和存储器，包括：延时生成模块，基于初始抓取信号和每一存储区域的数据传输延迟，生成每一存储区域的子抓取信号，并基于所有子抓取信号生成抓取使能信号；读写控制模块接收到每一存储区域从全局数据线传输的数据的时间和接收到对应于存储区域的子抓取信号的时间之间的时间间距满足预设范围；读写控制模块基于抓取使能信号，将全局数据线上的数据读出至数据总线；全局数据线基于列选择信号通过列译码模块将存储区域的数据读出，以优化DRAM的tCCD。
- 数据写入电路、数据写入方法存储器-202210203725.5
- 武贤君;尚为兵 - 长鑫存储技术有限公司
- 2022-03-03 - 2023-09-12 - G11C11/4063
- 本公开涉及半导体电路设计领域，特别涉及一种数据写入电路、数据写入方法存储器，包括：延时生成模块，基于初始抓取信号和每一存储区域的数据传输延迟，生成每一存储区域的子抓取信号，并基于所有子抓取信号生成抓取使能信号；每一存储区域的接收到全局数据线传输的数据的时间和接收到列选择信号的时间之间的时间间距满足预设范围；读写控制模块基于抓取使能信号，将数据总线上的数据写入全局数据线；全局数据线基于列选择信号通过列译码模块将数据传输至存储区域，以优化DRAM的tCCD。
- 休眠控制方式和休眠控制电路-202210174059.7
- 陶宇峰 - 长鑫存储技术有限公司
- 2022-02-24 - 2023-09-05 - G11C11/4063
- 本公开涉及半导体电路设计领域，特别涉及一种休眠控制方式和休眠控制电路，包括：数据传输电路包括：至少两个数据传输结构；每一数据传输结构包括存储传输端、总线传输端和交互传输端，其中，存储传输端用于连接存储区域，总线传输端用于连接数据总线，交互传输端用于连接另一数据传输结构；在休眠阶段，向数据总线传输休眠数据；导通总线传输端和存储传输端，导通交互传输端的发送端，并关闭交互传输端的接收端，以使得从总线传输端输入的数据，通过存储传输端和交互传输端输出；从而实现对数据传输结构进行休眠的同时，避免数据传输结构的输入数据时序混乱。
- 用于存储器架构的解码器结构-202010084556.9
- S·马祖凯利 - 爱思开海力士有限公司
- 2020-02-10 - 2023-08-29 - G11C11/4063
- 用于存储器架构的解码器结构。一种用于在存储器架构中选择存储器单元的列的解码器结构包括：组织成不同行的解码器单元的阵列。每行包括被配置为接收相同的输入信号的解码器单元的多个子列组。行中的解码器单元的每个子列组联接至后续行的解码器单元的子列组。解码器结构还包括连接到行的解码器单元以形成多个反相器块的多个预充电晶体管。
- 集成组合件-201910480155.2
- S·J·德尔纳;C·L·英戈尔斯 - 美光科技公司
- 2019-06-04 - 2023-08-29 - G11C11/4063
- 本申请涉及包括垂直堆叠式存储器阵列层及折叠式数字线连接的集成组合件。一些实施例包含具有含感测放大器电路的基底的集成组合件。第一层在所述基底之上，且包含第一存储器单元的第一阵列。第二层在所述第一层之上，且包含第二存储器单元的第二阵列。第一数字线与所述第一阵列相关联，且第二数字线与所述第二阵列相关联。所述第一及第二数字线通过所述感测放大器电路彼此比较地耦合。
- 动态随机存取存储器阵列电路-202310485805.9
- 潘立阳;谢翔;黄焘 - 北京超弦存储器研究院;清华大学
- 2023-04-28 - 2023-08-22 - G11C11/4063
- 本公开提供了一种动态随机存取存储器(DRAM)阵列电路。根据本公开的DRAM阵列电路包括N行M列动态随机存取存储器单元电路，M和N是大于零的自然数，其中动态随机存取存储器单元电路中的每一个包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，并且其第二源/漏极连接到存储节点；和存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到读取字线，并且其第二源/漏极连接到读取位线，其中在写入操作中，写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作。根据本公开的DRAM阵列电路可以延长数据存储时间，进而减少由于刷新操作而中断的频率，降低整体电路的功耗。
- 动态随机存取存储器单元电路及其写入方法-202310484756.7
- 潘立阳;谢翔;黄焘 - 北京超弦存储器研究院;清华大学
- 2023-04-28 - 2023-07-18 - G11C11/4063
- 本公开提供了动态随机存取存储器(DRAM)单元电路及其写入方法。根据本公开的DRAM单元电路包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，并且其第二源/漏极连接到存储节点；以及存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到读取字线，并且其第二源/漏极连接到读取位线，其中在写入操作中，写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作。根据本公开的DRAM单元电路及其写入方法可以延长DRAM单元电路的数据存储时间，进而减少由于DRAM单元电路刷新而中断的频率，降低DRAM单元电路的功耗。
- 动态随机存储器内的电阻控制方法及装置、存储介质-202310442971.0
- 刘波;邵绪晨;李楠 - 苏州浪潮智能科技有限公司
- 2023-04-23 - 2023-07-04 - G11C11/4063
- 本申请实施例提供了一种动态随机存储器内的电阻控制方法及装置、存储介质，其中，该动态随机存储器内的电阻控制方法包括：获取电阻控制信号，其中，电阻控制信号用于将参考电阻电路的输出电阻的电阻值控制为一组预设电阻值中的目标电阻值，参考电阻电路是动态随机存储器的指定管脚外接的、输出电阻作为与动态随机存储器的端接电阻对应的参考电阻的电阻电路；响应于电阻控制信号，调整参考电阻电路的一组预设电阻中，与电阻控制信号匹配的目标电阻的电阻状态，以将参考电阻电路的输出电阻的电阻值控制为目标电阻值。
- 动态随机存取存储器单元电路及其写入方法-202310484753.3
- 潘立阳;谢翔;黄焘 - 北京超弦存储器研究院;清华大学
- 2023-04-28 - 2023-06-30 - G11C11/4063
- 本公开提供了动态随机存取存储器(DRAM)单元电路及其写入方法。根据本公开的DRAM单元电路包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，其第二源/漏极连接到存储节点；存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到源极线；以及读取晶体管，其栅极连接到读取字线，其第一源/漏极连接到存储晶体管的第二源/漏极，其第二源/漏极连接到读取位线，其中在写入操作中，写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作。根据本公开的DRAM单元电路及其写入方法可以延长DRAM单元电路的数据存储时间，进而减少由于DRAM单元电路刷新而中断的频率，降低DRAM单元电路的功耗。
- 动态随机存取存储器阵列电路及其写入操作中的行驱动方法-202310487636.2
- 潘立阳;谢翔;黄焘 - 北京超弦存储器研究院;清华大学
- 2023-04-28 - 2023-06-30 - G11C11/4063
- 本公开提供了动态随机存取存储器(DRAM)阵列电路及其写入操作中的行驱动方法。根据本公开的DRAM阵列电路包括2N行M列DRAM单元电路，M和N是大于零的自然数，DRAM单元电路均包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，其第二源/漏极连接到存储节点；存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到源极线；和读取晶体管，其栅极连接到读取字线，其第一源/漏极连接到存储晶体管的第二源/漏极，其第二源/漏极连接到读取位线，在写入操作中写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作，在DRAM阵列电路中，第2n和第2n+1行DRAM单元电路共用一个源极线，其中0≤n≤N‑1。
- 调节占空比的存储器装置和具有存储器装置的存储器系统-201910001529.8
- 文大植;车吉勋;吴起硕;李昶教;崔娟圭;崔桢焕;河庆洙;玄锡勋 - 三星电子株式会社
- 2019-01-02 - 2023-06-30 - G11C11/4063
- 公开一种调节占空比的存储器装置和具有存储器装置的存储器系统。一种存储器装置包括：时钟接收器，被配置为：从存储器控制器接收用于在数据写入操作期间接收写入数据的写入时钟；占空比监视器，被配置为：通过监视写入时钟的占空比生成第一监视信息；占空比调节器，被配置为：响应于占空比控制信号，调节写入时钟的占空比并且输出调节的写入时钟。存储器装置将第一监视信息提供给存储器控制器，并且从存储器控制器接收使用第一监视信息生成的占空比控制信号。
- 动态随机存取存储器单元电路及其写入方法-202310484759.0
- 潘立阳;谢翔;黄焘 - 北京超弦存储器研究院;清华大学
- 2023-04-28 - 2023-06-27 - G11C11/4063
- 本公开提供了动态随机存取存储器(DRAM)单元电路及其写入方法。根据本公开的DRAM单元电路包括：N型存取晶体管，其栅极连接到字线并且其第一源/漏极连接到位线；以及存储电容器，其第一极板连接到N型存取晶体管的第二源/漏极并且其第二极板连接到源极线，其中在写入操作中，字线在地电压、高于或等于电源电压的第一电压以及N型存取晶体管的阈值电压和第一电压之间的第二电压操作，以及在写入操作中，当字线在第二电压操作时，源极线在电源电压操作。根据本公开的DRAM单元电路及其写入方法可以延长DRAM单元电路的数据存储时间，进而减少由于DRAM单元电路的刷新操作而中断的频率，降低DRAM单元电路的功耗。
- 两级存储器控制器模式下的缓存驱逐管理-202211426845.8
- 桑吉夫·特里卡;马克·希尔德布兰德;贾瓦德·汗 - 英特尔公司
- 2022-11-15 - 2023-06-27 - G11C11/4063
- 系统、设备和方法提供存储器控制器，该存储器控制器用于在两级存储器控制器模式下管理缓存驱逐和/或插入，该两级存储器控制器模式使用动态随机存取存储器作为持久存储器的透明缓存。例如，存储器控制器包括逻辑，该逻辑用于将动态随机存取存储器中的缓存数据映射到持久存储器中的复制数据的原始地址。动态随机存取存储器中的缓存数据关于以下方面被跟踪：其相对于持久存储器中的复制数据是脏数据还是干净数据。在从动态随机存取存储器驱逐缓存数据时，当缓存数据被跟踪为脏数据时，绕过对已被驱逐的缓存数据向持久存储器的写回。
- 控制方法、装置、电子设备及存储介质-202310182145.7
- 朱正义;彭金刚 - 联想（北京）有限公司
- 2023-02-23 - 2023-06-23 - G11C11/4063
- 本申请提供了一种控制方法、装置、电子设备及计算机可读存储介质；方法应用于控制器，包括：获得操作控制信息，所述操作控制信息用于指示对动态随机存储器进行数据操作；基于所述操作控制信息，控制动态随机存储器配置第一片内端接电阻；配置所述控制器的第二片内端接电阻，以对所述第一片内端接电阻进行分压；执行所述数据操作，以与所述动态随机存储器通过传输信号进行数据传输。
- 一种电阻校准电路、电阻校准方法和存储器-202310197219.4
- 陈姝雨;汪锡;田凯 - 长鑫存储技术有限公司
- 2023-03-03 - 2023-06-23 - G11C11/4063
- 本公开实施例涉及半导体领域，提供了一种电阻校准电路、电阻校准方法和存储器，电阻校准电路包括仲裁电路和校准电路，在接收到新的校准处理命令时，根据当前环境参数与上一环境参数的变化情况，选择利用全校准模式或短校准模式对阻值控制码进行校准处理。
- 一种命令产生电路及存储器-202310381529.1
- 邵亚年;郑载勲 - 长鑫存储技术有限公司
- 2023-04-11 - 2023-06-09 - G11C11/4063
- 本公开提供了一种命令产生电路及存储器，在命令产生电路中，第一采样电路用于根据第一时钟信号对第一命令信号进行采样处理，得到第一中间信号；基础延时电路用于根据第一控制信号、第一时钟信号对第一中间信号进行采样及移位处理，得到第二中间信号；第二采样电路用于根据第一中间信号对第二采样电路进行置位处理，以及根据第一时钟信号对第二中间信号进行采样处理，得到第三中间信号；命令调整电路用于根据第一中间信号和第三中间信号对第一命令信号进行脉宽调整处理，生成第二命令信号，且第二命令信号的脉冲宽度大于第一命令信号的脉冲宽度；如此提升了存储器的ODT性能。
- 处理芯片、芯片系统及其操作方法-201910481318.9
- 童力;彭作辉 - 瑞昱半导体股份有限公司
- 2019-06-04 - 2023-05-23 - G11C11/4063
- 一种处理芯片、芯片系统及其操作方法。一种芯片系统，包含：输入输出引脚、内存芯片以及处理芯片。处理芯片包含：输入输出接垫、内存存取接垫、处理器、输入输出控制器、内存控制器及传输栅模块。输入输出控制器在一般操作模式下，使处理器借助输入输出控制器通过输入输出接垫及输入输出引脚与外部电路装置通信。内存控制器在一般操作模式下，使处理器借助内存控制器通过内存存取接垫存取内存芯片。传输栅模块在刻录模式或测试模式下致能，以使外部刻录装置或外部测试装置通过输入输出引脚、输入输出接垫、传输栅模块以及内存存取接垫对内存芯片进行刻录或测试。
- 竖直存取线多路复用器-202111597343.7
- 何源;B·D·巴里;T·H·金;C·J·卡瓦姆拉 - 美光科技公司
- 2021-12-24 - 2023-05-16 - G11C11/4063
- 本申请涉及一种竖直存取线多路复用器。一种存取线多路复用器可在存储器单元的竖直堆叠层下形成。所述多路复用器可包含耦合到竖直存取线、耦合到水平存取线且耦合到第二晶体管的第一晶体管。所述第二晶体管可耦合到电源。所述晶体管可为n型金属氧化物半导体晶体管。
- 数据采样电路的布局结构及方法-202310105095.2
- 郭迎冬;姜伟;汪玉霞;徐静;陈乘 - 长鑫存储技术有限公司
- 2023-01-29 - 2023-05-05 - G11C11/4063
- 本申请提供一种数据采样电路的布局结构及方法。该布局结构包括：多个数据信号模块，多个数据信号模块沿第一方向间隔排布；选通信号模块，用于产生选通信号，数据采样电路用于根据选通信号从数据信号模块读取数据信号，或者将数据信号写入数据信号模块；多根信号线，多根信号线与多个数据信号模块一一对应，信号线的一端连接选通信号模块，信号线的另一端连接对应的数据信号模块；其中，至少一根信号线上设置有补偿电阻，用于使选通信号到达任意两个数据信号模块的延时的差值小于预设阈值。本申请通过补偿电阻调节传输阻抗，平衡传输时长，提高选通信号到达每个数据信号模块的一致性，进而保证数据读出写入的准确性。
- 一种电阻校准电路、电阻校准方法和存储器-202310197194.8
- 汪锡;田凯 - 长鑫存储技术有限公司
- 2023-03-03 - 2023-05-05 - G11C11/4063
- 本公开属于半导体领域，提供了一种电阻校准电路、电阻校准方法和存储器，电阻校准电路包括：寄存电路，配置为存储并输出短校准使能信号；比较电路，配置为接收阻值控制码的上一锁定值和初始默认值，对阻值控制码的上一锁定值和初始默认值进行一致性比较，输出比较结果信号；逻辑电路，配置为接收短校准使能信号和比较结果信号，对短校准使能信号和比较结果信号进行逻辑运算，输出模式选择信号；校准电路，配置为在接收到校准启动信号时，基于模式选择信号，利用短校准模式和全校准模式的两者之一对阻值控制码进行校准处理，并在校准处理完成后，对阻值控制码进行锁定处理。
- 半导体器件-201910209001.X
- 崔谨镐;吴昇昱;郑镇一 - 爱思开海力士有限公司
- 2019-03-19 - 2023-05-02 - G11C11/4063
- 本申请公开了半导体器件。一种半导体器件包括：命令合成电路，其与第一分频时钟信号同步以基于偏移信号来将命令移位，并且与第二分频时钟信号同步以从经移位的命令产生命令合成信号。半导体器件还包括：选通控制信号合成电路，其与第二分频时钟信号同步以从选通控制信号产生选通合成信号。半导体器件还包括驱动控制电路，其基于选通合成信号从命令合成信号和驱动信号中的任意一个产生驱动控制信号。
- 一种数据采样电路及半导体存储器-202111133806.4
- 张志强 - 长鑫存储技术有限公司
- 2021-09-27 - 2023-03-31 - G11C11/4063
- 本申请实施例提供了一种数据采样电路及半导体存储器，该数据采样电路包括：分频电路，用于接收第一数据采样信号，并对第一数据采样信号进行分频处理，得到与相位关联的若干个第二数据采样信号；采样电路，用于接收若干个第二数据采样信号和第一数据信号，并根据若干个第二数据采样信号对第一数据信号进行采样处理，得到与相位关联的若干个第二数据信号；选择电路，用于接收前导信息和模式寄存器设置信息，根据前导信息和模式寄存器设置信息分别对若干个第二数据采样信号和若干个第二数据信号进行选择处理，得到目标数据采样信号和目标数据信号。这样，不仅能够准确识别相位信息，而且还能够快速检测DRAM产品的误码率。
- 专利分类
