[发明专利]静态随机存储器上拉晶体管阈值电压调整方法有效

申请号：	200810041569.7	申请日：	2008-08-11
公开（公告）号：	CN101651121A	公开（公告）日：	2010-02-17
发明（设计）人：	刘兵武	申请（专利权）人：	中芯国际集成电路制造（上海）有限公司
主分类号：	H01L21/8244	分类号：	H01L21/8244
代理公司：	上海思微知识产权代理事务所（普通合伙）	代理人：	屈蘅;李时云
地址：	2012***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明揭露了一种静态随机存储器(SRAM)上拉晶体管阈值电压调整方法，利用与上拉晶体管共用栅极的下拉晶体管的离子注入来调整上拉晶体管的阈值电压，从而省略了专门针对SRAM上拉晶体管的阈值调整注入步骤，简化了工艺，降低了成本。该方法于下拉晶体管的栅极刻蚀前注入或栅极刻蚀后所进行的后续离子注入前，设定相应离子注入区的边缘与所述上拉晶体管有源区的距离，其中该边缘位于所述上拉晶体管有源区与下拉晶体管有源区之间；利用光掩膜为所述下拉晶体管定义具有上述边缘的离子注入区。
搜索关键词：	静态随机存储器晶体管阈值电压调整方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种静态随机存储器上拉晶体管阈值电压调整方法，包括：(1)提供半导体衬底；(2)于半导体衬底中形成共用栅极的上拉晶体管与下拉晶体管的有源区；(3)于半导体衬底上形成栅极层；(4)对所述下拉晶体管进行栅极刻蚀前注入；(5)刻蚀上述栅极层，以形成所述上拉晶体管与下拉晶体管的共用栅极；(6)对所述下拉晶体管进行后续离子注入，其特征是，在进行步骤(4)或(6)中的离子注入前，包括：设定相应离子注入区的边缘与所述上拉晶体管有源区的距离，其中该边缘位于所述上拉晶体管有源区与下拉晶体管有源区之间；利用光掩膜为所述下拉晶体管定义具有上述边缘的离子注入区。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/200810041569.7/，转载请声明来源钻瓜专利网。

同类专利

半导体结构及其形成方法-201611067425.X
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-28 - 公布日： 2019-11-01 - 主分类号： H01L21/8244
摘要：一种半导体结构及其形成方法，包括：提供基底，包括N型逻辑区、P型逻辑区、以及相邻的上拉晶体管区和下拉晶体管区；在栅介质层上形成第一功函数层；去除N型逻辑区和下拉晶体管区的第一功函数层；在剩余第一功函数层和栅介质层上形成第二功函数层；去除第二N型阈值电压区的第二功函数层；在剩余第二功函数层和第二N型阈值电压区上形成N型功函数层。相比在下拉晶体管区仅形成N型功函数层的方案，本发明第二功函数层覆盖上拉晶体管区和下拉晶体管区交界处的第一功函数层侧壁，还覆盖上拉晶体管区第一功函数层顶部，增加了N型功函数层中金属离子至上拉晶体管区第一功函数层的扩散路径，优化SRAM的电学性能。

一种半导体器件的制造方法-201410142686.8
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-04-10 - 公布日： 2019-10-25 - 主分类号： H01L21/8244
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过采用富含氮的氮化硅作为伪栅极硬掩膜和锗硅遮蔽层以及锗硅临时侧壁，可以避免在锗硅工艺中在锗硅遮蔽层、锗硅临时侧壁以及伪栅极硬掩膜的表面上形成非正常的锗硅颗粒，因而可以提高制得的半导体器件的良率。

一种半导体器件及其制备方法、电子装置-201510673877.1
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-10-16 - 公布日： 2019-10-25 - 主分类号： H01L21/8244
摘要：本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域上形成有被隔离材料层部分覆盖的若干鳍片；步骤S2：对所述NMOS区域和所述PMOS区域上的所述隔离材料层分别进行不同类型的沟道停止离子注入，以在被所述隔离材料层覆盖的所述鳍片中形成不同掺杂类型的沟道穿通停止层；步骤S3：回蚀刻所述隔离材料层至所述沟道穿通停止层底端或以下，以形成目标高度的鳍片同时去除所述隔离材料层中注入的离子；步骤S4：在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层和所述沟道穿通停止层；步骤S5：执行退火步骤。

半导体元件及其制作方法-201710180530.2
发明人：永井享浩;戎乐天 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-03-24 - 公布日： 2019-10-18 - 主分类号： H01L21/8244
摘要：本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法为，首先提供一基底，该基底上具有一存储单元区以及一周边区，然后形成一第一半导体层、一第二半导体层、一第三半导体层以及一第四半导体层于基底上，形成一栅流体于存储单元区，去除周边区的第一半导体层、第二半导体层、第三半导体层以及第四半导体层，之后再形成一金属氧化物半导体晶体管于周边区。

一种半导体器件及其制备方法、电子装置-201510666567.7
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-10-15 - 公布日： 2019-09-27 - 主分类号： H01L21/8244
摘要：本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有逻辑区下拉晶体管、有源区上拉晶体管和有源区下拉晶体管的具有第一高度的鳍片；步骤S2：在所述鳍片和所述半导体衬底上形成衬垫氧化物层并在所述鳍片侧壁上的所述衬垫氧化物层上形成间隙壁；步骤S3：以间隙壁为掩膜蚀刻所述半导体衬底，形成第二高度的台阶形鳍片；步骤S4：去除所述间隙壁并在所述有源区上拉晶体管的所述鳍片的表面上形成含磷材料层，以覆盖所述鳍片的表面和所述间隙壁；步骤S5：沉积隔离材料层同时进行退火，以使所述含磷材料层中的磷扩散来调节阈值电压。所述方法进一步提高了器件的性能和良率。

一种半导体器件及其制备方法、电子装置-201510672973.4
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-10-16 - 公布日： 2019-09-27 - 主分类号： H01L21/8244
摘要：本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有PMOS和存储器NMOS，在所述PMOS和所述存储器NMOS中形成有去除环绕鳍片的虚拟栅极之后形成的凹槽；步骤S2：在述凹槽中曝露出的所述PMOS和所述存储器NMOS的所述鳍片上形成高K介电层和第一覆盖层；步骤S3：在所述PMOS的所述第一覆盖层上形成第二覆盖层和第一功函数层；步骤S4：在所述PMOS的所述第一功函数层和所述存储器NMOS的所述第一覆盖层上形成第二功函数层；步骤S5：对所述PMOS和所述存储器NMOS边界的所述第二功函数层中进行扩散停止离子注入。所述方法可以防止所述存储器NMOS中的Al扩散至所述PMOS栅极，以提高半导体器件的性能和良率。

晶体管的形成方法-201510381679.8
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-07-02 - 公布日： 2019-08-27 - 主分类号： H01L21/8244
摘要：一种晶体管的形成方法，包括：提供具有第一有源区和第二有源区的衬底，衬底表面具有介质层，介质层内具有暴露出部分第一有源区和第二有源区表面的第一开口，第一开口的底部表面具有栅介质层；在介质层表面、以及第一开口的侧壁和底部表面形成第一功函数膜；对第一有源区的第一功函数膜进行功函数调节处理，使第一有源区的第一功函数膜转变成第二功函数膜；之后，去除介质层表面的第一功函数膜和第二功函数膜，形成位于第一有源区的第二功函数层、以及位于第二有源区的第一功函数层；在功函数调解处理工艺之后，在第一开口内形成填充满第一开口的栅极层。形成晶体管的过程简化，所形成的晶体管性能改善。

半导体器件的制备方法-201510567541.7
发明人：李敏;吴永玉 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2015-09-07 - 公布日： 2019-07-23 - 主分类号： H01L21/8244
摘要：本发明揭示了一种半导体器件的制备方法，包括：提供一衬底，所述衬底上形成有至少一栅极，所述栅极上形成有栅极掩膜层，所述栅极的侧壁形成有栅极侧墙；在所述衬底、栅极掩膜层和栅极侧墙上制备一多晶硅层；在所述多晶硅层上形成一牺牲层，所述牺牲层具有平坦的上表面；在所述牺牲层上形成掩膜图案，所述掩膜图案中具有掩膜开口；在所述掩膜图案的侧壁形成掩膜图案侧墙；去除被所述掩膜开口暴露的所述牺牲层，以在所述牺牲层中形成牺牲层开口；以及去除被所述牺牲层开口暴露的所述多晶硅层，形成多晶硅图案。本发明提供的半导体器件的制备方法能够有效地提高静态随机存储器的可靠性。

半导体器件的结构和方法-201510172012.7
发明人：李宜静;李昆穆;李启弘;李资良 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-04-13 - 公布日： 2019-06-14 - 主分类号： H01L21/8244
摘要：本发明公开了半导体器件的结构和方法。该半导体器件包括具有第一器件区和第二器件区的衬底。第一器件区包括第一源极/漏极(S/D)区，并且第二器件区包括多个第二S/D区。该半导体器件还包括位于第一S/D区中的多个第一凹槽以及多个第二凹槽，每个第二S/D区中具有一个第二凹槽。该半导体器件还包括具有底部和顶部的第一外延部件，其中，每个底部均位于第一凹槽中的一个中，并且顶部位于第一S/D区上方。该半导体器件还包括多个第二外延部件，每个第二外延部件均具有位于第二凹槽中的一个中的底部。第二外延部件彼此分隔开。

半导体结构及其形成方法-201710866605.2
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
申请日： 2017-09-22 - 公布日： 2019-03-29 - 主分类号： H01L21/8244
摘要：一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底包括第一区和第二区，所述基底上具有介质层，所述介质层内具有由第一区延伸至第二区的伪栅开口；在所述伪栅开口内形成第一功函数膜；在第一区第一功函数膜中掺入掺杂离子；在所述第一区第一功函数膜中掺入掺杂离子之后，采用刻蚀工艺去除第二区第一功函数膜，在所述第一区伪栅开口内形成第一功函数层，所述刻蚀工艺对第一区第一功函数膜的刻蚀速率小于对第二区第一功函数膜的刻蚀速率。所述方法形成的半导体器件性能较好。

半导体器件-201610373447.2
发明人：柴田健;柳谷优太 -专利权人：瑞萨电子株式会社
申请日： 2011-07-29 - 公布日： 2019-03-22 - 主分类号： H01L21/8244
摘要：本发明提供一种具有高自由度的布局的半导体器件。在该半导体器件中，在第1部分(AR1)中，沿X轴方向交替地邻接地配置有多个p型阱(PW)和多个n型阱(NW)，在沿Y轴方向夹着该AR1的一侧配置有相对于该多个PW的公共的供电区域(ARP2)，在另一侧配置有相对于该多个NW的公共的供电区域(ARN2)。例如，在相对于PW的供电区域(ARP2)内形成有在X轴方向上具有细长形状的p⁺型的供电用扩散层(P+(DFE))。在AR1中，配置有跨着PW、NW的边界且沿X轴方向延伸的多个栅极层(GT)。由此形成多个MIS晶体管。

半导体结构的形成方法-201510224851.9
发明人：谢志勇 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-05-05 - 公布日： 2019-03-12 - 主分类号： H01L21/8244
摘要：一种半导体结构的形成方法，本发明对氮化硅硬掩膜层上残留的富硅化合物副产物进行处理，使其刻蚀选择比与上层硬掩膜层的刻蚀选择比相同；如此，在对上层硬掩膜层进行图案化时，该富硅化合物也进行了去除。上述方法避免了氮化硅硬掩膜层转移图形至掺杂多晶硅以形成栅极过程中，富硅化合物造成掺杂多晶硅残留，从而避免了该残留导致的MOS晶体管源、漏与栅之间的漏电以及短路问题。

增加共享接触孔工艺窗口的方法-201610317214.0
发明人：曹清晨;黄荣瑞 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2016-05-13 - 公布日： 2019-02-22 - 主分类号： H01L21/8244
摘要：本发明提供了一种增加共享接触孔工艺窗口的方法，即对共享接触孔的版图进行修正，主要包括：首先根据共享接触孔与有源区及栅极的接触区域，将所述共享接触孔划分为两个区域；然后将所述两个区域分别沿平行于划分的方向进行扩展。本发明提供的方案中，通过将共享接触孔划分为单独的两个区域，使这两个区域可根据实际版图的状况进行修正，从而可增加共享接触孔的工艺窗口，确保所形成的共享接触孔与有源区及与栅极的连接无异常。

半导体装置的制作方法-201510146295.8
发明人：林友民;洪哲怀;龙纪宏 -专利权人：力晶科技股份有限公司
申请日： 2015-03-31 - 公布日： 2019-02-05 - 主分类号： H01L21/8244
摘要：本发明公开一种半导体装置的制作方法，仅需增加一道光掩模，能够提供高压元件较大的间隙壁宽度，对存储器区域及低电压区域内的元件提供较小的间隙壁宽度。本发明主要利用一牺牲保护层，仅覆盖住高电压区域的氮化硅间隙壁，选择性的剥除低电压区域内的氮化硅间隙壁，再去除该牺牲保护层。

SRAM单元的形成方法-201510215852.7
发明人：张弓 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-04-29 - 公布日： 2019-01-25 - 主分类号： H01L21/8244
摘要：一种SRAM单元的形成方法，该SRAM单元的形成方法包括：在第一区域形成第一、二、三鳍部，第二、三鳍部在第一鳍部长度方向上并列排布；在第二区域形成第四、五、六鳍部，第五、六鳍部在第四鳍部的长度方向上并列排布；第一、四鳍部的长度方向为晶向族<110>，第二、三、五、六鳍部的长度方向为晶向族<100>；形成横跨第一鳍部的第一栅极、横跨第二、三鳍部的第二栅极、横跨第四鳍部的第三栅极、横跨第五、六鳍部的第四栅极。本案中第一、四鳍部垂直于第二、三、五、六鳍部，栅极的形成工艺，例如图形化过程是比较容易实现的，形成的所有栅极宽度符合预期。例如在光刻过程，光刻设备对转动90度后的栅极图形的解析度和分辨率高。

静态随机存储器的制造方法-201710498591.3
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-06-27 - 公布日： 2019-01-04 - 主分类号： H01L21/8244
摘要：本申请公开了一种静态随机存储器的制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，其包括：衬底；在衬底上的第一组鳍片，包括用于第一上拉晶体管的第一鳍片和用于第二上拉晶体管的第二鳍片；在每个鳍片周围的隔离区；和在每个鳍片上的栅极结构；在衬底结构上形成第一掩模层，第一掩模层使得第一和第二鳍片未被相应的栅极结构覆盖的部分露出；以第一掩模层为掩模执行第一和第二LDD注入；第一掩模层使得第一LDD注入对第一鳍片的露出部分面对第二鳍片的一侧注入，对第二鳍片的露出部分背对第一鳍片的一侧不注入；第一掩模层使得第二LDD注入对第二鳍片的露出部分面对第一鳍片的一侧注入，对第一鳍片的露出部分背对第二鳍片的一侧不注入。

用于源极/漏极外延区的灵活合并方案-201711154645.0
发明人：李凯璿;游佳达;杨正宇;王圣祯;杨世海;杨丰诚;陈燕铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-20 - 公布日： 2018-11-02 - 主分类号： H01L21/8244
摘要：一种方法包括蚀刻第一半导体鳍和第二半导体鳍以形成第一凹槽。第一半导体鳍和第二半导体鳍具有第一距离。蚀刻第三半导体鳍和第四半导体鳍以形成第二凹槽。第三半导体鳍和第四半导体鳍具有等于或小于第一距离的第二距离。实施外延以同时从第一凹槽生长第一外延半导体区和从第二凹槽生长第二外延半导体区。第一外延半导体区彼此合并，并且第二外延半导体区彼此分离。本发明实施例涉及用于源极/漏极外延区的灵活合并方案。

半导体结构的形成方法-201410504710.8
发明人：韩秋华;陈杰;王冬江 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-09-26 - 公布日： 2018-09-07 - 主分类号： H01L21/8244
摘要：一种半导体结构的形成方法，包括：提供衬底，所述衬底具有下拉区域和上拉区域；在衬底表面形成掩膜层，所述掩膜层包括第一图形掩膜和第二图形掩膜，所述第一图形掩膜位于下拉区域内，所述第二图形掩膜位于上拉区域内；对所述第二图形掩膜的侧壁进行减薄；在对所述第二图形掩膜的侧壁进行减薄之后，以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽，位于第一图形掩模底部的衬底形成下拉晶体管有源区，位于第二图形掩模底部的衬底形成上拉晶体管有源区；在所述沟槽内形成隔离结构。所形成的半导体结构的质量改善、性能提高。

一种半导体器件的制备方法-201410166999.7
发明人：隋运奇;韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-04-24 - 公布日： 2018-07-20 - 主分类号： H01L21/8244
摘要：本发明提出了一种半导体器件的制备方法，包括：提供半导体衬底；在半导体衬底中形成有隔离结构，将半导体衬底分为第一器件区和第二器件区；在半导体衬底上依次形成高k介电层、覆盖层、伪栅极层、硬掩膜层；图形化所述高k介电层、覆盖层、伪栅极层、硬掩膜层，以形成第一虚拟栅极结构和第二虚拟栅极结构；在所述第一虚拟栅极结构和第二虚拟栅极结构的侧壁上形成偏移侧壁；执行等离子刻蚀以去除残留的覆盖层和高k介电层。依据本发明提供的方法，在有效地解决了半导体器件内的桥连与短路问题的同时未影响半导体器件的性能，从而显著提升器件的良品率。

一种半导体器件的制造方法-201410138464.9
发明人：陈金明 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-04-08 - 公布日： 2018-05-04 - 主分类号： H01L21/8244
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在设置扩散阻挡层之后进行扩散地形工程（DTE）处理，可以提高下拉晶体管的性能、保持甚至降低传输门晶体管的性能，从而提高SRAM的β比率，因此可以提高半导体器件的性能。

一种半导体器件及其制作方法和电子装置-201410256238.0
发明人：王楠;王颖倩;李煜;王媛 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-06-10 - 公布日： 2018-05-04 - 主分类号： H01L21/8244
摘要：本发明提供一种半导体器件及其制作方法和电子装置，所述制作方法包括提供半导体衬底，在所述半导体衬底上形成有多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；对每个存储单元中的两个所述传输门晶体管进行非对称口袋离子注入。根据本发明的制作方法，形成具有不同掺杂浓度的非对称口袋区的传输门晶体管，可有效平衡SRAM单元的可写性与读取稳定性之间的冲突，进而提高了SRAM单元的可写性和读取稳定性，提升SRAM单元的可靠性。

一种利用配比酸液在低温下反应增强P型结染色效果的方法-201610318062.6
发明人：王炯翀;王亮;何永强;刘焱;苏耿贤;陈越 -专利权人：苏州博飞克分析技术服务有限公司
申请日： 2016-05-13 - 公布日： 2018-01-12 - 主分类号： H01L21/8244
摘要：本发明的目的是提供一种利用新配比酸液在低温下反应增强P型结染色效果的新方法，该方法使用一种新配比的酸液，酸液的成分为HF、HNO3、CH3COOH的体积比为1315的混合液。使用该酸液在较低的温度下进行反应，可以促使P型结反应速率加快，从而观测到P型结的结构。该方法反应迅速，效率高，观测效果好。

一种基于SOI的单端口SRAM单元及其制作方法-201610435778.4
发明人：陈静;何伟伟;罗杰馨;王曦 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2016-06-17 - 公布日： 2017-12-26 - 主分类号： H01L21/8244
摘要：本发明提供一种基于SOI的单端口SRAM单元及其制作方法，所述单元包括第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三NMOS晶体管及第四NMOS晶体管组成。本发明中，组成第一反相器及第二反相器的四个晶体管的栅区两端均呈“L”型弯折，体接触区与体区接触，并包围源区的纵向两端及底部。本发明可以在牺牲较小单元面积的情况下，全面抑制总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电，并且可以保证晶体管源区的有效宽度，不会损失晶体管的驱动能力。并且本发明在有效抑制总剂量效应的同时，还可以抑制晶体管的浮体效应。本发明的制作方法具有制造工艺简单、与常规CMOS工艺相兼容等优点。

静态存储单元的形成方法-201410172511.1
发明人：三重野文健 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-04-25 - 公布日： 2017-11-03 - 主分类号： H01L21/8244
摘要：一种静态存储单元的形成方法，包括提供半导体衬底，半导体衬底的第一区域上有第一鳍部；在半导体衬底上形成隔离层，隔离层的表面低于第一鳍部的顶部表面；形成第一伪栅结构和第一侧墙；形成介质层，介质层与第一伪栅结构的表面齐平；在介质层和第一伪栅结构表面形成具有第一开口的掩膜层；沿第一开口去除第一伪栅结构，形成第一凹槽，暴露出第一鳍部的部分表面以及位于第一鳍部两侧的隔离层的表面；沿第一开口去除第一凹槽下方的部分厚度的隔离层，形成第二凹槽，暴露出低于隔离层表面的第一鳍部的部分侧壁；形成填充满第一凹槽和第二凹槽的第一栅极结构。上述方法在不增加晶体管面积的前提下提高晶体管的驱动电流。

半导体器件-201580048810.7
发明人：良田雄太;薮内诚;横山佳巧 -专利权人：瑞萨电子株式会社
申请日： 2015-03-26 - 公布日： 2017-05-24 - 主分类号： H01L21/8244
摘要：基于想要有效利用通过因FINFET的微型化而能够存在的第0布线层(M0)在第3布线层(M3)产生的空间的基本思想，在第3布线层产生的空间配置辅助线(AL)，使该辅助线(AL)与字线(WL)电连接。由此，实现基于字线电压的上升时间受到字线的布线电阻的影响很大这一新见解的对策(研究)，由此能够实现使用了FINFET的SRAM的高速动作。

静态存储单元及其形成方法-201310009777.X
发明人：三重野文健 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-01-10 - 公布日： 2017-05-17 - 主分类号： H01L21/8244
摘要：一种静态存储单元及其形成方法，其中，静态存储单元的形成方法包括提供包括第一区域和第二区域的半导体衬底，其中第一区域用于形成下拉晶体管，第二区域用于形成上拉晶体管；形成位于半导体衬底表面的掩膜层，掩膜层具有位于第一区域的第一开口和位于第二区域的第二开口，且第一开口的宽度小于第二开口的宽度；形成位于第一开口和第二开口侧壁的侧墙，所述侧墙的厚度小于第二开口宽度的1/2，大于等于第一开口宽度的1/3，并去除掩膜层；以侧墙为掩膜刻蚀半导体衬底，形成位于第一区域的第一鳍部和位于第二区域的第二鳍部，第一鳍部的特征宽度大于第二鳍部的特征宽度。形成的静态存储单元的性能稳定，后续形成的SRAM存储器的形成稳定。

一种半导体器件及其制备方法、电子装置-201510675619.7
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-10-16 - 公布日： 2017-04-26 - 主分类号： H01L21/8244
摘要：本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及覆盖所述鳍片底部的隔离材料层；步骤S2在露出的所述鳍片顶部的侧壁上形成间隙壁，以覆盖所述鳍片顶部的侧壁；步骤S3回蚀刻所述隔离材料层，以部分地露出所述鳍片底部，形成目标高度的鳍片；步骤S4对露出的所述鳍片底部进行扩散停止离子注入，以在所述露出的所述鳍片底部中形成扩散停止层；步骤S5执行沟道停止离子注入，以在所述扩散停止层的下方形成沟道穿通停止层。通过所述方法不仅可以防止沟道停止离子的扩散，而且所述间隙壁的形成可以保护所述鳍片不受损坏，进一步提高了半导体器件的性能和良率。

半导体器件及其制造方法-201180072497.2
发明人：新居浩二;薮内诚;塚本康正;增田健吾 -专利权人：瑞萨电子株式会社
申请日： 2011-07-29 - 公布日： 2017-02-22 - 主分类号： H01L21/8244
摘要：在SRAM存储单元中的存取栅电极（AG1）的正下区域，以与源极‑漏极区域（SDS）相邻的方式形成有晕圈区域（AHS），以与源极‑漏极区域（SDB）相邻的方式形成有晕圈区域（AHB）。在激励栅电极（DG1）的正下区域，以与源极‑漏极区域（SDS）相邻的方式形成有晕圈区域（DHS），以与源极‑漏极区域（SDE）相邻的方式形成有晕圈区域（DHE）。晕圈区域（AHS）的杂质浓度设定得比晕圈区域（AHB）的杂质浓度高，晕圈区域（DHS）的杂质浓度设定得比晕圈区域（DHE）的杂质浓度高。晕圈区域（AHB）的杂质浓度与晕圈区域（DHE）的杂质浓度不同。

一种SRAM存储器及其制备方法-201310099850.7
发明人：李勇;陶佳佳;居建华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-26 - 公布日： 2017-02-08 - 主分类号： H01L21/8244
摘要：本发明涉及一种SRAM存储器及其制备方法，所述方法包括提供半导体衬底；对所述半导体衬底上的下拉晶体管进行halo/LDD离子注入；对所述半导体衬底上的上拉晶体管进行halo/LDD离子注入；对所述半导体衬底上的核心区的PMOS区域进行halo/LDD离子注入；对所述半导体衬底上的核心区的NMOS区域进行halo/LDD离子注入；对所述半导体衬底上的输入输出区的PMOS区域进行halo/LDD离子注入；对所述半导体衬底上的输入输出区的NMOS区域进行halo/LDD离子注入。本发明所述方法改变现有技术中的常规离子注入顺序，SRAM器件在形成栅极结构之后，对栅刻蚀损伤进行修复，然后立即执行PD halo/LDD离子注入的步骤，PD器件经历了最少光刻胶的灰化和湿法剥离工艺，PD阈值电压失配达到最小，可以有效提高SRAM的良率。

SRAM版图的生成方法-201410253555.7
发明人：马杰;刘梅;崔丛丛 -专利权人：上海华力微电子有限公司
申请日： 2014-06-09 - 公布日： 2017-02-08 - 主分类号： H01L21/8244
摘要：本发明提出了一种SRAM版图的生成方法，先形成第一单元，然后复制第一单元形成第二单元，连接第一单元和第二单元构成SRAM，把SRAM中相同的参数归类，可以实现SRAM版图的自动生成，从而能够高效完成不同尺寸大小SRAM版图的实现，简化SRAM版图的设计，从而降低人工设计版图过程中产生的错误率，并缩短SRAM版图实现时间。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]静态随机存储器上拉晶体管阈值电压调整方法有效

专利文献下载