[发明专利]查找字获取方法和装置有效
| 申请号： | 200810043841.5 | 申请日： | 2008-10-15 |
| 公开（公告）号： | CN101369171A | 公开（公告）日： | 2009-02-18 |
| 发明（设计）人： | 张幂;曹伟勋 | 申请（专利权）人： | 凯涛电子（上海）有限公司 |
| 主分类号： | G06F1/03 | 分类号： | G06F1/03 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 201203上海市浦东新区张江高科技*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种查找字获取装置，其包括数据存储单元和查找字锁定单元。所述数据存储单元用于存储有对理想查找曲线以预定查找间隔进行采样分析而得到的初始数据，所述初始数据包括初始查找点对应的查找字。所述查找字锁定单元，用于根据所述初始数据获取计算查找点对应的查找字，所述计算查找点是从初始查找点起以所述预定查找间隔为步长逐次不断的向当前查找点逼近直至进入当前查找点的预定锁定范围的查找点，并在所述计算查找点进入所述当前查找点的预定锁定范围时输出所述计算查找点对应的查找字。这样，可以最大限度的减少数据存储量，同时也提高了温度频率补偿的精度。 | ||
| 搜索关键词： | 查找 获取 方法 装置 | ||
【主权项】：
1.一种查找字获取装置，用于查找到当前查找点对应的查找字，其特征在于，其包括：数据存储单元，用于存储有对理想查找曲线以预定查找间隔进行采样分析而得到的初始数据，所述初始数据包括初始查找点对应的查找字、固定步长和存储有固定步长的若干符号位的固定步长符号表；查找字锁定单元，用于根据所述初始数据及之前临时结果数据获取计算查找点对应的查找字，以至于所述计算查找点与对应的查找字所形成的拟合曲线能从初始查找点起沿所述理想查找曲线逐次逼近所述当前查找点，所述计算查找点是从初始查找点起以所述预定查找间隔为步长逐次不断的向当前查找点逼近直至进入当前查找点的预定锁定范围的查找点，所述之前临时结果数据为计算查找点未进入当前查找点的预定锁定范围时之前已经获取的计算查找点对应的查找字，并在所述计算查找点进入所述当前查找点的预定锁定范围时输出所述计算查找点对应的查找字。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于凯涛电子（上海）有限公司，未经凯涛电子（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810043841.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种信号发生器-202321195278.X
- 刘雅楠;陈世光 - 川泽电气（厦门）有限公司
- 2023-05-17 - 2023-09-22 - G06F1/03
- 本申请公开了一种信号发生器，实现了生成频率更加精确的波形。该信号发生器包括：控制模块、多通道DDS模块、电源模块和k个乘法器；多通道DDS模块具有k路输出通道，k≥2；多通道DDS模块用于根据所述控制模块提供的频率控制字和系统时钟计算出输出频率，以及将预先存储的k路序列数据转换成频率为所述输出频率的k路正弦波模拟信号，通过所述k路输出通道输出至所述k个乘法器；所述控制模块通过下发片选信号选定所述k个乘法器中的任意一个；乘法器被选定时，按所述控制模块下发的振幅调节系数对输入本乘法器的正弦波模拟信号进行振幅调节，然后输出调节后的信号，在未被选定时直接对输入本乘法器的正弦波模拟信号进行输出。
- 用于冷原子干涉仪激光时序控制的DDS跳频装置-201611033563.6
- 罗东云;程冰;吴彬;林强 - 浙江工业大学
- 2016-11-18 - 2023-08-08 - G06F1/03
- 本发明涉及一种用于冷原子干涉仪激光时序控制的DDS跳频装置，装置包括带LABVIEW控制程序的上位机，ARM芯片，CPLD芯片，铷原子钟、射频芯片和DDS芯片，实现冷原子干涉仪原子速度选择、微波混频以及在，通过π/2‑π‑π/2拉曼脉冲序列的作用下原子波包进行分束，反转和合束所需频率，通过用铷原子钟替代普通石英晶体晶振和复杂可编程逻辑器件和DDS芯片的参考晶振用同一射频源等方法，与传统的DDS跳频装置相比，可以实现不同跳频的频率和频率的时间间隔设置，具有更高的的相噪水平和输出频率切换上相位上的连续性。
- 模拟弦波信号生成设备与方法-202210298982.1
- 郭盟煌 - 新唐科技股份有限公司
- 2022-03-25 - 2023-08-01 - G06F1/03
- 本发明提供一种可以减少所需的缓存器数量的模拟弦波信号生成设备与方法，其主要利用模拟弦波信号的对称性质与奇函数性质让本来应该要储存的N个数字采样值减少成只要储存N/4+1个数字采样值。配合上述要达到的目的，模拟弦波信号生成设备与方法使用了两个计数器来计数，其中一者为往上计数，另一者则为往下计数，然后，根据此两个计数器的计数值向数值暂存表获取N/4+1个数字采样值的一者或两者来生成输入到数字模拟转换器的数字输出值，以让数字模拟转换器借此生成模拟弦波信号的一部分。
- 开关电容器解调器-202180081247.9
- 阮维;艾伯特·库拉姆申;亚伦·T·瑞多姆斯基;亚历山大·S·尤尔科夫;金汉坤;李凯文 - MKS仪器有限公司
- 2021-10-01 - 2023-08-01 - G06F1/03
- 一种开关电容器解调器(Switched Capacitor Modulator，SCM)包括射频功率放大器。射频功率放大器接收整流电压及射频驱动信号，并且根据整流电压解调输出信号以产生射频输出信号至输出端子。与输出端子并联的电抗被配置为响应于控制信号而改变，以改变与输出端子并联的等效电抗。控制器产生控制信号及命令相位。命令相位控制射频驱动信号。电抗为电容或电感中的至少一个，并且电容或电感根据控制信号而改变。
- 低杂散DDS源及其降低杂散的方法-201611001257.4
- 吴成林;王崔州 - 成都西蒙电子技术有限公司
- 2016-11-14 - 2023-07-21 - G06F1/03
- 本发明公开了一种低杂散DDS源及其降低杂散的方法，其主要根据主信号中各个杂散信号的频谱信息，生成与杂散信号相对应的对消信号，由于对消信号与杂散信号的频率和幅度相等而相位相反，将对消信号与主信号中的各个杂散信号进行对消，从而提高DDS输出杂散的性能。因此，本发明的低杂散DDS源只需要增加一个合路器和耦合器，不仅不会增加太多的电路复杂度和电路面积，还能降低成本。
- 一种基于正反切函数的轴角转换实现方法及实现电路-202310234057.7
- 孙亚飞;胡睿;付炎松;刘嘉杰;朱虹 - 中国电子科技集团公司第四十三研究所
- 2023-03-07 - 2023-07-18 - G06F1/03
- 本发明公开了一种基于正反切函数的轴角转换实现方法及实现电路，获取正余弦反馈信号sinθ和cosθ，将所述正余弦反馈信号所在象限相移到第一象限sinθ
- 一种信号发生器-202310556739.X
- 刘雅楠;陈世光 - 川泽电气（厦门）有限公司
- 2023-05-17 - 2023-07-07 - G06F1/03
- 本申请公开了一种信号发生器，实现了生成频率更加精确的波形。该信号发生器包括：控制模块、多通道DDS模块、电源模块和k个乘法器；多通道DDS模块具有k路输出通道，k≥2；多通道DDS模块用于根据所述控制模块提供的频率控制字和系统时钟计算出输出频率，以及将预先存储的k路序列数据转换成频率为所述输出频率的k路正弦波模拟信号，通过所述k路输出通道输出至所述k个乘法器；所述控制模块通过下发片选信号选定所述k个乘法器中的任意一个；乘法器被选定时，按所述控制模块下发的振幅调节系数对输入本乘法器的正弦波模拟信号进行振幅调节，然后输出调节后的信号，在未被选定时直接对输入本乘法器的正弦波模拟信号进行输出。
- 一种芯片钟的频率调节方法-202310246440.4
- 石磊 - 中国人民解放军96901部队
- 2023-03-10 - 2023-06-30 - G06F1/03
- 本发明公开了一种芯片钟的频率调节方法，该方法包括：谐振器产生的谐振信号经缓冲芯片调理为方波信号后，作为系统时钟信号传输至微控器软核和数模转换芯片；微控器软核接收外部控制信号并根据外部控制信号确定频率控制字和相位控制字，在系统时钟信号的每个时钟脉冲输入时，对频率控制字进行累加，确定相位数据；微控器软核将相位数据与相位控制字相加后确定取样地址并输出至波形存储器；波形存储器根据取样地址确定合成波形的二进制数据，并将二进制数据传输至数模转换芯片；数模转换芯片根据接收到的系统时钟信号，将二进制数据转换为合成波形。本发明能够实现任意频率的产生和各种波形的产生，并且能够调节所产生的各种波形的频率和相位。
- 一种基于FPGA的数字锁相放大器-202223025217.7
- 卞旭东;王志仁;陈钦禹;刘荣华 - 中国石油大学（华东）
- 2022-11-03 - 2023-06-09 - G06F1/03
- 一种基于FPGA的数字锁相放大器，包括信号预处理电路，AD转换器，参考信号模块，异步FIFO模块，低通滤波模块和运算模块。信号预处理电路用于对被测信号进行预处理，参考信号模块用于产生与被测信号同频率且相位无关的、单位幅值的正交三角函数SIN波、COS波异步FIFO模块用于进行跨时钟域数据传输低通滤波模块用于对每路载波信号进行低通滤波处理运算模块用于对两路直流分量进行运算。本实用新型采用异步FIFO的跨时钟数据传输方法和查找表的运算实现方法，有效解决了低通滤波模块和计算被测信号幅值和相位时消耗FPGA内部过多逻辑资源的问题，具有集成度高，功耗低，体积小，成本低的优点，便于作为模块应用到其他特定领域的仪器中。
- 产生起始估计的方法、计算机设备及制造和测试的方法-201710959563.7
- 伯尼·科雷特·色克顿;詹姆士·T·伦吉诺 - 三星电子株式会社
- 2017-10-16 - 2023-06-02 - G06F1/03
- 提供一种产生起始估计的方法、计算机设备及制造和测试的方法。描述了用于使用包括基数4的部分余数‑除数(PD)表的硬件产生基数16的平方根迭代计算的起始估计的设备及其制造方法、系统和方法，其中，PD表用于除法运算和平方根运算二者。在一个方面，使用基数16的平方根迭代运算的被开方数的一部分来确定列/根值和行/部分被开方数值，列/根值和行/部分被开方数值随后被用于从基数4的PD表确定基数16的平方根迭代运算的起始估计。
- 一种基于查找表的复杂函数输出方法及其装置-202211094356.7
- 曹二帅;冯若飞;张莉莉 - 重庆位图信息技术有限公司
- 2022-09-08 - 2023-05-30 - G06F1/03
- 本发明公开了一种基于查找表的复杂函数输出方法，包括：建立所述复杂函数的查找表，所述查找表在所述复杂函数的显著变化区域较平缓变化区域分配有更多的存储空间；接收所述复杂函数的输入数据，并根据所述查找表和插值算法，获得所述复杂函数的输出数据。本发明还公开了一种基于查找表的复杂函数输出装置。本发明通过对显著变化区域和平缓变化区域采用不同的步长在存储器中存储，将有限的存储资源中将更多的存储空间分配给函数中变化较为显著的区域，使得在相同的存储空间下LUT获得更高的精度。
- 基于FPGA的交流IRIG-B码的生成方法及系统-202310028504.3
- 曾迎春;陈巧;朱敏;简和兵;邓意峰;温学斌;严波;杨彩芳 - 成都金诺信高科技有限公司
- 2023-01-09 - 2023-05-23 - G06F1/03
- 本发明公开了一种基于FPGA的交流IRIG‑B码的生成方法及系统，属于时间统一技术领域。基于FPGA的交流IRIG‑B码的生成方法，包括：生成波形数据，并将所述波形数据导入FPGA的ROM，所述波形数据包括大波数据和若干个小波数据；基于1PPS同步信号读取大波数据和小波数据；选择一个小波数据，并根据预先计算得到的直流偏置对小波数据进行补偿；分别对大波数据和小波数据进行调幅；根据BDC信号选择并输出调幅后的大波数据或小波数据；将所述大波数据或小波数据转换为模拟信号。本发明利用FPGA内部的逻辑资源，将BDC信号调制成BAC信号，可通过提高DAC采样率提升调制精度。
- 一种基于缓存技术的有限域上的运算方法及装置-202111385724.9
- 苏子浩;陈超;曾思棋;杨永魁;喻之斌 - 中国科学院深圳先进技术研究院
- 2021-11-22 - 2023-05-23 - G06F1/03
- 本发明提供一种基于缓存技术的有限域上的运算方法、装置、电子设备及存储介质，该方法包括：获取第一目标数据及第二目标数据；根据第一目标数据及第二目标数据，在缓存快表中分别查找第一目标数据和第二目标数据对应的第一数值和第二数值，在缓存快表中分别查找第一数值和第二数值对应的第一域的生成元表示和第二域的生成元表示；根据第一域的生成元表示和第二域的生成元表示，进行有限域上的运算，得到运算值；根据运算值，在缓存快表中查找运算值对应的数值，数值作为第一目标数据及第二目标数据的运算结果。该方案可以提高有限域上的运算的效率，缩短运算时间。
- 一种任意波形发生器进程更改方法、设备及介质-202111542848.3
- 李清石;张孝飞;胡广建;刘强;金长新 - 山东浪潮科学研究院有限公司
- 2021-12-16 - 2023-05-19 - G06F1/03
- 本申请实施例公开了一种任意波形发生器进程更改方法、设备及介质。在任意波形发生器为未更新状态的情况下，在所述任意波形发生器对应的状态文件中获取第一进程信息；在第一进程处于运行状态时，创建信息文件，并将所述信息文件发送至所述第一进程；其中，所述信息文件至少包括所述任意波形发生器对应的机箱号与槽位号；通过所述第一进程，对所述任意波形发生器的波形配置进行清除处理，并将所述任意波形发生器的状态更改为待更新状态；在所述状态文件中重新写入第二进程信息，将所述任意波形发生器的状态更改为已更新状态，并将第二进程对应的波形加载至所述任意波形发生器。通过上述方法，提高任意波形发生器输出波形的准确性。
- 一种应用于400G PAM4 CDR的时钟相位编程技术-202111317651.X
- 黄召军;王祚栋;毛蔚;白昀 - 飞昂通讯科技南通有限公司
- 2021-11-09 - 2023-05-12 - G06F1/03
- 本发明提供了一种应用于400G PAM4CDR的时钟相位编程技术，所述相位编程技术包括lc‑tank电路和幅度控制电路；lc‑tank电路包括电感，可编程电容，差分输入对管和尾电流管；幅度控制电路包括幅度监测电路，幅度阈值设置电路，幅度比较器和限幅器；lc‑tank电路用于产生与输入端同频的各种相位的时钟，幅度控制电路用于控制lc‑tank电路的输出信号的幅度，确保在不同相位下，lc‑tank电路的输出幅度都相同；本发明所提出的400G PAM4CDR时钟相位编程技术相比业界广泛采用的PI技术，仅需要一个时钟信号，可以直接使用lc‑vco输出时钟，降低了对lc‑vco的要求；该技术所需要的电路结构简单，功耗低，并能够降低高频时钟相位编程技术对工艺的要求，非常适合在超高速集成电路中使用。
- 一种任意波形发生器高速标记信号生成系统及方法-202310136227.8
- 逄锦昊;朱卫国;刘宇;马杨;贾宇 - 中电科思仪科技股份有限公司
- 2023-01-30 - 2023-05-05 - G06F1/03
- 本发明提供了一种任意波形发生器高速标记信号生成系统及方法，系统包括：依次连接的FPGA模块、并串转换模块、数字延时模块、模拟移相模块、数控增益放大器模块以及偏置器模块，FPGA模块还分别与数字延时模块和数控增益放大器模块相连，还包括：与FPGA模块互相连接的存储器模块，与FPGA模块连接、并串转换模块连接的同步时钟模块，分别与数字延时模块、模拟移相模块和模拟控制模块相连接的温度补偿模块，以及与模拟移相模块和偏置器模块相连接的模拟控制模块。本发明的技术方案克服现有技术中信号速率受限、延时分辨率低、输出标记信号范围受限的问题。
- 一种基于查表数模转换器的超宽带基带脉冲发生器-202111422590.3
- 肖玉忠;陈振骐 - 深圳市纽瑞芯科技有限公司
- 2021-11-26 - 2023-05-05 - G06F1/03
- 本发明涉及一种基于查表数模转换器的超宽带基带脉冲发生器，属于超宽带无线通信和定位系统的收发机电路设计技术领域。本发明包括一个查找表模块，用于存储对应脉冲序列幅值的数字码，所述数字码是对理想基带脉冲信号进行截取、采样、量化处理得到的数字脉冲，由所述数字脉冲的所有叠加方式组合得到对应的数值数字码；利用查找表寻址输出数据的方式得到任何脉冲序列的数字基带数据，所述数字基带数据输出为并行的多组多比特信号。本发明避免了高速数字基带逻辑运算时序上的压力；可同时支持高、低脉冲速率；保证工艺变化时的一致性；更适用于不同场合；并以最大程度提高带宽利用率。
- 一种用于冷原子干涉陀螺的多通道快速射频序列产生装置-202211242376.4
- 蒋敏;鲁思滨;李润兵;姚战伟;李少康;李杨;孙川;王谨;詹明生 - 中国科学院精密测量科学与技术创新研究院
- 2022-10-11 - 2022-12-30 - G06F1/03
- 本发明公开了一种用于冷原子干涉陀螺的多通道快速射频序列产生装置，属于量子传感技术领域。包括逻辑控制模块、射频信号产生模块、时钟分配模块、USB转RS232模块、三维冷却光时序产生模块、拉曼光时序产生模块、回泵光时序产生模块、淬灭光时序产生模块及二维冷却光时序产生模块。通过将实现原子干涉所需要的射频信号信息全部写入DDS芯片内部寄存器，克服了在干涉时序发生过程中需要对DDS芯片重新配置才能改变射频信号参数的缺点，在约两百纳秒时间内可实现射频频率的快速切换。通过FPGA控制8片DDS芯片，实现8路射频信号输出。在利用DDS单频或RAM模式调制射频频率时，利用DRG模式可同时调制射频幅度或相位。
- 数字频率综合器、信号补偿方法、SOC芯片及电子设备-202211145804.1
- 姚其爽;赵慧;王清 - 海光信息技术股份有限公司
- 2022-09-20 - 2022-12-09 - G06F1/03
- 本申请涉及一种数字频率综合器、信号补偿方法、SOC芯片及电子设备，属于集成电路领域。该数字频率综合器包括：数字频率综合单元、相位补偿单元、相位调整单元；数字频率综合单元用于根据外部输入的第一数字相位使能二进制码和多路初始相位时钟信号，产生第一指定占空比的第一时钟信号；相位补偿单元用于根据所需的相位精度产生对应相位宽度的目标补偿时钟信号；相位调整单元用于根据所述目标补偿时钟信号和所述第一时钟信号，产生第二指定占空比的输出时钟信号。通过产生所需相位宽度的目标补偿时钟信号来对第一时钟信号进行补偿，从而可以输出任意占空比的时钟信号，有效改善了现有数字频率综合器只能输出特定频率的时钟信号的问题。
- 在频率合成中使用稳定的可调谐有源反馈模拟滤波器-202080095633.9
- J·S·尼尔森 - 安乐泰克有限公司
- 2020-12-04 - 2022-12-02 - G06F1/03
- 一种用于生成RF信号的方法和装置使用数字信号组件来生成具有多个频率分量的合成RF信号。使用模拟滤波器对合成RF信号进行滤波。该模拟滤波器是可调谐的有源反馈电路，该可调谐的有源反馈电路具有被连接在由通带定义的信号环路中的可变增益块和一个或多个可变共振器。对模拟滤波器进行调谐，使得模拟滤波器的通带与合成RF信号的多个频率分量中的一个或多个期望的频率分量重叠，并且使得通带具有为大约1％或更小的相对带宽。
- 一种产生Sunspec信号的方法-202210983620.6
- 不公告发明人 - 深圳市力合微电子股份有限公司
- 2022-08-16 - 2022-10-25 - G06F1/03
- 本发明公开了一种产生Sunspec信号的方法，包括以下步骤：S1：将131.25KHz和143.75KHz正弦信号波形数据保存至带有DA模块的MCU芯片的存储区；S2：根据Sunspec标准中的信号波形规定，将131.25KHz和143.75KHz正弦信号的8种排列组合构造Sunspec信号查找表并保存在MCU芯片的存储区；S3：按照Sunspec信号查找表的时序，将Sunspec波形数据分块输入到MCU芯片的DA模块中；S4：根据Sunspec的时序规定设置MCU芯片的定时器，并在定时器的指示下开启和关闭Sunspec信号的波形输出。本发明提出一种产生Sunspec信号的方法，产生的Sunspec信号失真度小、稳定度高，且成本低。
- 高频分辨率数字正弦波发生器-202210320380.1
- A·巴尔 - 意法半导体国际有限公司
- 2022-03-29 - 2022-10-04 - G06F1/03
- 公开了高频分辨率数字正弦波发生器。延迟电路对第一数字正弦信号施加一个采样延迟，并输出延迟的数字正弦信号。然后，通过加法器电路将第一数字正弦信号和延迟的数字正弦信号相加，以产生相加后的数字正弦信号。增益定标电路将定标因子应用于相加后的数字正弦信号以产生第二数字正弦信号。多路复用电路交替地选择第一数字正弦信号和第二数字正弦信号的样本，以在相同的正弦周期内产生具有第一数字正弦信号两倍样本的第三数字正弦信号。
- 一种通用化二维数字波束形成技术的IP核及生成方法-202210782939.2
- 赵佳琪;冯浩轩;全英汇;肖国尧;孙宗正;张宇;刘成 - 西安电子科技大学
- 2022-07-05 - 2022-09-30 - G06F1/03
- 本发明涉及一种通用化二维数字波束形成技术的IP核及生成方法，生成方法包括：配置阵列天线的天线行数、天线列数、天线行间距、天线列间距和相位零点，并计算各阵元距离相位零点的水平间距和竖直间距；通过载频系数配置载频本振，并利用期望波束形成方向、载频本振、水平间距和竖直间距计算期望方向的空域导向矢量；利用天线行数、天线列数和高斯窗口宽度参数计算目标高斯窗；将空域导向矢量与目标高斯窗相乘，计算得到波束形成权系数；对上述步骤所形成的程序进行综合与时序优化，并生成可调用的通用化IP核。该IP核生成方法有效提高了该方法对于不同阵列天线排布的适用性，提高了该方法的通用性；该方法的可移植性高，操作简单，实现简单易懂。
- 一种高响应电源波形模拟方法-202210633181.6
- 石亚昆 - 北京大华无线电仪器有限责任公司
- 2022-06-07 - 2022-09-23 - G06F1/03
- 本发明公开了一种高响应电源波形模拟方法，首先通过提高系统运行机制，以及对多参数的数字环路零极点进行补偿，实现任意电源波形的高速功率输出；再运用数字频率合成的设计方法，实现频率、相位、幅值的高分辨精确可调，同时保证每个点的输出精度与稳定度；运用数字滤波器的设计方法，实现输出电源波形的低噪声与高可靠性。该方法能实现任意波形的高速功率输出，且每个输出点都灵活可控，并能实现频率、幅值、相位的精确可调，消除运行风险，从而提高电源波形模拟装置的可靠性。
- 信号处理方法和存储介质-202210689799.4
- 倪孝彤 - 阿里巴巴达摩院（杭州）科技有限公司
- 2022-03-03 - 2022-09-09 - G06F1/03
- 本发明公开了一种信号处理方法和存储介质。该方法包括：从第一波形信号中消除本振泄露信号，得到第二波形信号；将第二波形信号转换为目标信号通道中的第三波形信号；基于混频信号对第三波形信号进行校正，得到第四波形信号；基于第四波形信号和波发生器的目标波形信号之间的差异信息，对第四波形信号进行补偿，且输出补偿后的第四波形信号，第一波形信号为由对目标对象的表面进行缺陷检测得到，目标对象为待检测的量子芯片，量子芯片包括fluxonium类型量子位，或者量子芯片包括transmon类型量子位。本发明解决了对波形信号处理的准确性低的技术问题。
- 一种高速高精度数控振荡器-202210413685.7
- 任凤霞;邵杰;蒋颖丹;万书芹;曹燕杰 - 中国电子科技集团公司第五十八研究所
- 2022-04-15 - 2022-07-22 - G06F1/03
- 本发明公开一种高速高精度数控振荡器，属于无线通信领域，包括相位累加器和相位‑幅值转换模块；所述相位累加器对输入的频率控制字FTW进行有符号累加，具体为：根据并行电路的分相原理，任意通道的初始相位是由配置的外部输入的初始相位值再加上各通道的初始的偏置相位确定；在初始化相位的基础上，每个通道都以相同的相位累加器的步长FTW×2
- 紧凑型直接数字式频率合成器及正弦数据压缩方法-202210433252.8
- 曹晓东;闵令辉;张雪莲 - 中国科学院半导体研究所
- 2022-04-22 - 2022-07-22 - G06F1/03
- 本公开提供一种紧凑型直接数字式频率合成器，包括：相位生成模块，用于对选取的频率控制字进行循环求和累加，得到完整周期的相位数据；正弦波生成模块，与所述相位生成模块相连，用于将相位数据转换成完整周期的数字正弦波数据；数模转换模块，与所述正弦波生成模块相连，用于将所述数字正弦波数据转换为模拟信号并输出。同时本公开还提供一种基于上述紧凑型直接数字式频率合成器的正弦数据压缩方法，包括：利用相位生成模块进行频率控制字的累加，得到得到完整周期的相位数据，所述相位数据包括映射数据所需地址位；利用正弦对称算法对整个周期的相位数据压缩到四分之一周期，并取出最高两个有效位完成从四分之一周期到整个周期数据的重建。
- 信号处理方法和存储介质-202210200389.9
- 肖水鑫;倪孝彤 - 阿里巴巴达摩院（杭州）科技有限公司
- 2022-03-03 - 2022-06-17 - G06F1/03
- 本发明公开了一种信号处理方法和存储介质。其中，该方法包括：从第一波形信号中消除本振泄露信号，得到第二波形信号，其中，第一波形信号由波发生器输出；将第二波形信号转换为目标信号通道中的第三波形信号；基于混频信号对第三波形信号进行校正，得到第四波形信号；基于第四波形信号和波发生器的目标波形信号之间的差异信息，对第四波形信号进行补偿，且输出补偿后的第四波形信号。本发明解决了对波形信号处理的准确性低的技术问题。
- 抖动的时钟信号的生成系统、方法-202210310731.0
- 巫镇贤;张军 - 深圳市爱普泰科电子有限公司
- 2022-03-28 - 2022-06-07 - G06F1/03
- 本申请涉及一种抖动的时钟信号的生成系统、方法。所述系统包括：振荡器、现场可编程逻辑门阵列FPGA芯片和直接数字频率合成DDS芯片；振荡器，用于产生基准时钟信号；FPGA芯片，用于生成控制信号并将控制信号传输至DDS芯片；DDS芯片，用于根据控制信号调整DDS芯片的频率控制字的值，并根据调整后的频率控制字的值和基准时钟信号，生成抖动的时钟信号。采用本方法能够提高产生的抖动时钟信号的频率准确度。
- 一种基于DDS的高分辨率脉冲波形产生装置-202110772035.7
- 付在明;刘航麟;戚士瑞;刘科;孔德轩 - 电子科技大学
- 2021-07-08 - 2022-06-03 - G06F1/03
- 本发明属于数字测试技术领域，涉及一种基于DDS的高分辨率脉冲波形产生装置。本发明在采样时钟的固定采样率下，通过相位累加模块对一个周期内波形样点进行计数，从而确定出当前周期内波形样点个数。当相位累加器计满一个周期时，周期累加模块开始对脉冲周期开始计数。通过时间偏移计算模块计算出当前周期结束时间点与下一周期波形样点起始点的间距，以确定下一周期脉冲波形样点的起始时刻，以此规律继续向下计算，周期累加器M依次加一，直到时间偏移计算为0时，周期累加器M置0重新循环计算波形样点。按照上述步骤依次确定出每一个周期内的波形样点。克服了脉冲信号分辨率调节受限于采样时钟频率的问题。
- 专利分类
