[实用新型]多处理器连接电路有效
| 申请号： | 200820008264.1 | 申请日： | 2008-03-13 |
| 公开（公告）号： | CN201159895Y | 公开（公告）日： | 2008-12-03 |
| 发明（设计）人： | 陈涛;吴彪;张彬 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | G06F15/76 | 分类号： | G06F15/76 |
| 代理公司： | 北京中博世达专利商标代理有限公司 | 代理人： | 申健 |
| 地址： | 518129广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种多处理器连接电路，为解决现有技术多处理器连接电路中连接有多个闪存，从而成本高、加工和维护不方便的问题而设计；本实用新型的多处理器连接电路包括至少两个处理器，所述处理器之间通过总线连接，且所述处理器中至少两个分别经连接单元连接到第一闪存。本实用新型实施例特别适用于带有多处理器的单板电路。 | ||
| 搜索关键词： | 处理器 连接 电路 | ||
【主权项】：
1、一种多处理器连接电路，其特征在于，包括至少两个处理器，所述处理器之间通过总线连接，且所述处理器中至少两个分别经连接单元连接到第一闪存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200820008264.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 行缓存单元、加速单元、片上系统和行缓存配置方法-202111486966.7
- 程茂林 - 平头哥（上海）半导体技术有限公司
- 2021-12-07 - 2023-10-20 - G06F15/76
- 本申请实施例提供了一种行缓存单元、加速单元、片上系统和行缓存配置方法，该行缓存单元用于在画面显示过程中缓存L个图层的图像数据，所述行缓存单元包括M个缓存块，其中，L为正整数，M为大于1的正整数；所述M个缓存块组成K个缓存块组，第j缓存块组包括m
- 计算单元及其运行方法-201810026602.2
- A.奥伊;N.班诺 - 罗伯特·博世有限公司
- 2018-01-11 - 2023-09-26 - G06F15/76
- 本发明涉及计算单元，具有至少一个计算核心(110a、110b、110c)、初级存储装置(120)和至少一个主连接单元(130)，主连接单元用于将至少一个计算核心与初级存储装置(120)连接，计算单元(100)具有至少两个功能单元(140、140a、140b......140m；1400；1400a；1400b；1400c；1400e；1400f；1400g)，其中，至少两个功能单元中的至少一个第一功能单元(140a)被构造用于，a)从至少两个功能单元中的至少一个另外的功能单元(140、140b)接收第一数据，和/或b)将第二数据发送到至少两个功能单元中的至少一个另外的功能单元(140、140b)。
- 数据处理装置、方法、电子设备和存储介质-202310798639.8
- 刘梁;请求不公布姓名;请求不公布姓名;魏杰;请求不公布姓名;罗航 - 昆仑芯（北京）科技有限公司
- 2023-06-30 - 2023-09-22 - G06F15/76
- 本公开提供了一种数据处理装置，涉及人工智能技术领域，尤其涉及芯片技术领域。该装置包括：M个类型的计算单元，其中，M为大于或等于1的整数，M个类型的计算单元中第m类计算单元的数目为至少一个，m为大于或等于1且小于或等于M的整数；控制单元，配置为：根据第m类计算单元的任务数目，确定第m类计算单元的第一繁忙度指标值；根据第m类计算单元的功耗信息和M个类型的计算单元的实时功耗，确定第m类计算单元的第二繁忙度指标值；以及根据第m类的计算单元的计算能力、第一繁忙度指标值以及第二繁忙度指标值，确定第m类计算单元的目标使用率。本公开还提供了一种数据处理方法、电子设备和存储介质。
- 一种两路缓存的计算型服务器系统-202310231967.X
- 沈伍强;崔磊;龙震岳;张小陆;沈桂泉;张金波 - 广东电网有限责任公司
- 2023-03-10 - 2023-08-29 - G06F15/76
- 本发明涉及服务器系统领域，且公开了一种两路缓存的计算型服务器系统，包括计算型CPU、内存型CPU、计算模块、存储模块、系统负载模块以及显示模块，所述计算型CPU向计算模块发出指令，所述内存型CPU向存储模块发出指令，所述计算模块接收计算型CPU的指令对个人所得税以及银行贷款进行计算，并将计算后的结果传输至存储模块，所述存储模块接收内存型CPU的指令后对计算模块传输的数据信息进行存储，所述系统负载模块包括计算单元、判定单元以及警报单元，通过设有计算型CPU、内存型CPU、个人所得税计算单元、银行贷款计算单元以及系统负载模块，具备两路缓存功能，帮助用户更好地进行抉择，减少利益损失。
- 消息通知方法及装置-202080107858.1
- 刘荣国;李孝严 - 华为技术有限公司
- 2020-12-15 - 2023-08-15 - G06F15/76
- 本申请提供一种消息通知方法及装置，能够解决需要主芯片的软件发出多个查询命令，才能得知闪存的命令执行状态的问题，减少了额外的软件开销，且适用于主芯片的逻辑电路主动向闪存发起休眠请求的情况。该消息通知方法包括闪存接收来自主芯片的第一休眠请求。闪存检测本端发起的工作命令的执行状态。其中，工作命令用于发起和主芯片之间的读/写操作。闪存向主芯片发送第一通知，其中，第一通知用于指示工作命令的执行状态。
- 优化装置及优化装置的控制方法-201910982755.9
- 神田浩一;田村泰孝;松村秀敏 - 富士通株式会社
- 2019-10-16 - 2023-08-11 - G06F15/76
- 本申请提供了一种优化装置及优化装置的控制方法。优化装置包括：多个计算电路；选择电路；识别信息计算电路以及更新电路。针对与通过转换要计算的问题而获得的伊辛模型中包括的多个旋转对应的多个位，多个计算电路中的每一个计算由于值为1的第一位的值被从1变为0以及值为0的第二位的值被从0变为1而引起的伊辛模型的第一能量改变。选择电路基于热激励能量与由多个计算电路中的每一个输出的第一能量改变之间的大小关系来输出识别具有允许被从0更新为1的值的一个第二位的第一位识别信息。
- 处理器和处理标签的方法-201710749447.2
- 张学刚 - 华为技术有限公司
- 2017-08-28 - 2023-07-18 - G06F15/76
- 本申请提供一种处理器和处理标签的方法，该处理器包括处理器核、运算实体和至少一组比较器，该处理器核，用于运行应用程序，并向该至少一组比较器发送用于标识该应用程序的目标标签；该至少一组比较器，用于确定该目标标签是否与该至少一组比较器中的一组比较器保存的预设标签相同，并将确定结果发送至该运算实体；该运算实体，用于根据该确定结果对该应用程序的优先级信息进行更新。上述技术方案可以减轻处理器核的负担，在不占用处理器核总线及计算资源的情况下实现标签的优先级判断以及更新，使得处理器核有时间进行其他的工作。因此，上述技术方案可以在不提升处理器核的制造工艺的情况下提高处理器核的工作效率，从而提高处理标签的速度。
- 先进的量子处理系统和方法-202180053518.X
- A·S·祖拉克;W·黄;A·L·萨赖瓦德奥利韦拉;米田纯 - 迪拉克私人有限公司
- 2021-08-09 - 2023-06-23 - G06F15/76
- 公开用于使量子位在一对处理元件之间穿梭的量子处理装置和方法。特别地，用于使量子位在包括多个处理元件的量子处理装置中从第一处理元件穿梭到第二处理元件的所公开方法包含：在所述第一处理元件与所述第二处理元件之间应用最佳偏置配置，以通过将所述量子位在所述第一处理元件与所述第二处理元件之间的一个或多个状态转变点中花费的时间减到最少的方式使所述量子位从所述第一处理元件穿梭到所述第二处理元件。
- 多核计算板卡、计算机及智能计算系统-202222519460.8
- 谭德海 - 上海力诺通信科技有限公司
- 2022-09-21 - 2023-06-23 - G06F15/76
- 本申请公开了一种多核计算板卡、计算机及智能计算系统，本发明提供的多核计算板卡，在PCB承载板上集成有FPGA融合卡、GPU融合卡、计算模块、交换芯片、光模块以及各种管理芯片或桥片，FPGA融合卡可以用于基于FPGA对嵌入式应用和算法提供融合，GPU融合卡可以用于基于GPU对AI应用提供融合，通过交换芯片实现多个计算模块之间的数据交换，通过光纤网卡实现光模块和计算模块之间的数据传输，提高集成的计算系统的数据传输效率，实现计算模块一端的数据光纤高速通信交互；两种融合卡可以将数据传送至计算模块，实现数据的多核计算，实现不同应用数据的处理，接入多种业务数据进行处理，实现板卡高集成性能。
- 用于数据管理的系统和方法-201780075535.7
- 黄畅;陈亮;凌坤;周峰 - 北京地平线信息技术有限公司
- 2017-12-08 - 2023-05-26 - G06F15/76
- 提供了用于数据管理的方法，该方法包括：将多个数据项存储在存储器内的连续空间中；执行包含共同标识所述连续空间的地址和大小的指令以将所述多个数据项从主存储器传输到芯片上的随机存取存储器(RAM)，并且所述芯片含有包括多个乘法器的计算单元；以及指示所述芯片上的所述计算单元执行如下：从所述RAM中提取所述多个数据项中的数个数据项；以及使用所述多个乘法器对所述数个数据项执行多个并行操作以产生输出数据。
- 多功能存储电路和集成电路芯片-202010563369.9
- 刘云搏;丛伟林;段清华;王玉嫣;余梅;李建秋 - 成都华微电子科技股份有限公司
- 2020-06-19 - 2023-05-16 - G06F15/76
- 多功能存储电路和集成电路芯片，涉及集成电路技术，本发明的多功能存储电路包括：第一MOS管、第二MOS管、第三MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管，第四反相器和第五反相器，各MOS管的衬底接地。本发明通过配置可分别实现SRAM、RAM、ROM、锁存器、触发器以及移位寄存器等功能，增强FPGA的灵活性和资源利用率、提高FPGA的功能/面积比，有利于亿门级FPGA芯片的集成。
- 多时钟单状态组织型P系统的FPGA实现方法-201910483264.X
- 荣海娜;尚泽译;张葛祥;苑承勋 - 西南交通大学
- 2019-06-04 - 2023-04-07 - G06F15/76
- 本发明公开了一种多时钟单状态组织型P系统的FPGA实现方法，tP由多个细胞组成，在FPGA上实现tP，首先完成单个细胞FPGA的实现，然后根据目标tP的具体结构，建立细胞间的通信，完成tP的FPGA实现。该方法考虑组织型P系统中每个细胞都有自己的时钟这一复杂情况，以极大并行方式实现了细胞间的通信，为组织型P系统的实际应用提供方法。
- 计算处理装置、计算设备、计算处理方法和集成电路芯片-202211651881.4
- 王京;吴鹏;欧阳剑;顾沧海 - 昆仑芯（北京）科技有限公司
- 2022-12-19 - 2023-03-31 - G06F15/76
- 本公开提供了一种计算处理装置，涉及人工智能技术领域，尤其涉及集成电路技术领域和深度学习技术领域。具体实现方案为：控制单元，配置为生成计算指令和控制信号；缓存单元，与控制单元电连接，配置为接收计算指令和控制信号，并在控制信号的控制下，输出计算指令；以及计算单元，与缓存单元电连接，配置为响应于计算指令，执行计算操作。本公开还提供了一种计算设备、计算处理方法和集成电路芯片。
- 一种用于余弦距离最近邻搜索的存内计算架构及操作方法-202211025181.4
- 尹勋钊;刘哲恺;陈豪邦;卓成 - 浙江大学
- 2022-08-25 - 2023-02-03 - G06F15/76
- 本发明公开了一种用于余弦距离最近邻搜索的存内计算架构及操作方法，包括两个基于FeFET的存储阵列、Translinear电路和WTA电路，两个存储阵列分别为第一存储阵列和第二存储阵列；所述存储阵列包括若干存储行，每个存储行由若干存储单元并联形成，所述存储单元包括电连接的FeFET和电阻，同一个存储阵列中每个存储行存有不同的存储向量；输入向量经第一存储阵列，输出所述输入向量与所有第一存储阵列的存储向量的内积X；第二存储阵列输出其存储向量中所有向量元素的平方和Y；第一存储阵列和第二存储阵列的输出值分别经电流镜输入所述Translinear电路；Translinear电路输出X
- 物联网学习开发板-202122455790.0
- 傅涛;袁俊;陈光胜 - 上海东软载波微电子有限公司
- 2021-10-12 - 2023-01-10 - G06F15/76
- 一种物联网学习开发板，主要用于智能化应用，包括传感器应用、通信传输、数据分析、人工智能以及控制技术，具备一定的感知能力、记忆能力、学习能力、自适用能力和决策能力，以及具备一定的人机交互能力。上述方案能够支持多种方式接入物联网，支持多种智能化应用场景及多种操作系统的移植。
- 更换基板管理控制器闪存芯片的方法、系统、设备及介质-202211116714.X
- 张海龙;张旭 - 苏州浪潮智能科技有限公司
- 2022-09-14 - 2022-12-09 - G06F15/76
- 本发明公开了一种更换基板管理控制器闪存芯片的方法、系统、设备及介质，方法包括：响应于服务器正常运行过程中需要更换基板管理控制器的第一闪存芯片，向基板管理控制器发送命令以将基板管理控制器的进程从第一镜像复制到第二镜像；在基板管理控制器的全部进程复制到第二镜像后，停止对第一闪存芯片的供电；检测第一闪存芯片和第二闪存芯片的在位信号；响应于第一闪存芯片的在位信号为不在位且第二闪存芯片的在位信号为在位，对第二闪存芯片进行供电。通过本发明的方案，在服务器开机状态下完成了基板管理控制器闪存芯片的更换，在不影响客户效益的情况下，既保证了基板管理控制器能够正常监控管理服务器，又保证了服务器正常稳定运行。
- 计算板卡、计算机主机设备和计算机-202210899693.7
- 谭德海;罗自信 - 上海力诺通信科技有限公司
- 2022-07-28 - 2022-12-09 - G06F15/76
- 本申请公开了一种计算板卡、计算机主机设备和计算机，基于本申请实施例，本发明提出的计算板卡，在其PCB板上集成有CPU处理器、内存、高速连接器、电源模块以及BMC/CPLD管理芯片、PCH桥片等，使其能够通过高速连接器和承载板卡以及融合板卡实现数据交互对接，与此同时，还能够通过BMC/CPLD等管理芯片，为计算板卡增加不同的扩展功能，使得本申请的计算板卡能够适配多种逻辑控制，提高计算板卡的复用性。此外，还提供了对外调试接口，用于所述计算板卡的主板调试，便于计算板卡的集成调试，使得计算板卡更开放、更灵活地为各种计算模型提供调试条件，增强适配性。
- 智能高密度计算板卡、计算机和智能计算系统-202210900386.6
- 谭德海;罗自信 - 上海力诺通信科技有限公司
- 2022-07-28 - 2022-12-09 - G06F15/76
- 本申请涉及一种智能高密度计算板卡、计算机和智能计算系统，包括：承载层，用于供电、对外交互数据和智能管理；计算层，用于数据计算、资源配置和通用数据处理；或融合层，用于数据传输和特种数据处理；所述承载层、计算层和融合层分别为独立的板卡且相互之间能够电连接。通过把计算机硬件重新划分计算层、融合层、承载层，计算层、融合层、承载层通过高速总线连接，将计算机硬件划分成三个层次，以达到更智能、更开放、更灵活地为未来各种计算模型提供更优化的解决方案，实现密度、成本和灵活性方面的完美配合。
- 基于卫星导航应用的信号数据存储方法以及存储芯片-202210888465.X
- 陈永刚;曾毅;曹海涛 - 成都奇芯微电子有限公司
- 2022-07-27 - 2022-11-08 - G06F15/76
- 本申请涉及卫星导航技术领域，公开了一种基于卫星导航应用的信号数据存储方法以及存储芯片，所述存储方法包括：对基于编码算法获得的同相编码数据和正交编码数据的底数分别进行平方并求和，对求和获得的平方相加数据的最高位和次高位的值进行判断，基于判断结果保留平方相加数据相应10Bit的数据作为第一存储编码数据的底数，并基于判断结果对同相编码数据的指数进行调整后作为第一存储编码数据的指数；将第一存储编码数据和当前存储的第二存储编码数据相加，并对相加结果数据进行存储以更新替换第二存储编码数据。本申请解决了在对接收到的卫星信号进行求功率计算时，由于需要存储处理的数据过大，导致需要耗费大量存储资源的问题。
- 用于可配置并行计算的处理器-202080090121.3
- W.华 - 星盟国际有限公司
- 2020-12-23 - 2022-11-01 - G06F15/76
- 一种灵活的处理器包括(i)通过模块化互连结构电路互连的多个可配置处理器，该模块化互连结构电路可配置为将可配置处理器划分为一个或多个组，用于并行执行，以及以任何顺序互连可配置处理器进行管线化操作。每个可配置处理器可包括(i)控制电路；(ii)多个可配置算术逻辑电路；和(iii)用于互连可配置算术逻辑电路的可配置互连结构电路。
- 一种可编程逻辑资源扩展装置和服务器-202210736216.9
- 刘丹;陈三霞;刘铁军 - 苏州浪潮智能科技有限公司
- 2022-06-27 - 2022-09-30 - G06F15/76
- 本发明提供了一种可编程逻辑资源扩展装置和服务器，装置包括：主FPGA，主FPGA配置为基于SOC架构的FPGA器件，主FPGA配置用于系统控制和数据调度；从FPGA，从FPGA配置为由可编程逻辑FPGA器件组构成的硬件加速器，从FPGA经由可重构FPGA扩展接口连接到主FPGA以使从FPGA能够接收主FPGA发送的数据并对数据进行处理，并将处理后的数据经由可重构FPGA扩展接口发送到主FPGA中。通过使用本发明的方案，能够灵活扩展可编程逻辑资源，有效提升计算能力应对大规模算力需求，能够提升系统传输的带宽，避免传输瓶颈，能够保证数据传输可靠性。
- 一种双路服务器自适应电路和电子设备-202123452702.8
- 李志伟;杨建军 - 浙江大华技术股份有限公司
- 2021-12-30 - 2022-08-09 - G06F15/76
- 本申请公开了一种双路服务器自适应电路和电子设备，其中，该双路服务器自适应电路包括：相连接的第一处理器和第二处理器；第一选通电路，与第一处理器连接；第二选通电路，与第二处理器连接；控制电路，与第一选通电路和第二选通电路连接；控制电路向第一选通电路或/和第二选通电路发送控制信号，以启动或关停第一处理器或/和第二处理器。通过上述方式，本申请的双路服务器自适应电路中的第一处理器和第二处理器功能配置更具灵活性，且能够独立启动或关停第一处理器或/和第二处理器，也保证了能够对双路服务器进行更有效、更充分的使用。
- 一种基于乒乓结构的存内计算装置及方法-202210531383.X
- 常亮;李成龙;赵鑫;周军 - 电子科技大学
- 2022-05-17 - 2022-08-02 - G06F15/76
- 本发明的目的在于提供一种基于乒乓结构的存内计算装置及方法，属于存内计算技术领域。该装置基于具备乒乓结构的存内计算宏，设计了相适应的包括输入数据缓存模块、存内计算核模块、顶层控制模块、内存控制模块和配置模块等具体装置构建模块，同时适配了相应的数据调度方案，以完成装置对数据的处理和更新。
- 一种新型嵌入式调试设备-202220606140.3
- 陈本彬 - 陈本彬
- 2022-03-18 - 2022-06-28 - G06F15/76
- 本实用新型公开一种新型嵌入式调试设备，其包括片上总线控制器，该片上总线控制器包括主控制芯片、与主控制芯片连接的1个或者多个存储器、与主控制芯片连接的1个或者多个晶体振荡器、以及用于对主控制芯片进行调试的调试模块；所述调试模块包括调试控制器、内存储器、FLASH存储器、JTAG接口以及SPI接口，所述内存储器、FLASH存储器、JTAG接口以及SPI接口均与所述调试控制器电连接，所述内存储器和所述FLASH存储器分别与JTAG接口和SPI接口电连接。本新型通过增设调试模块，以此替换专门的调试总线和仿真器，实现在设备端程序存储与调试，而且还将现有技术中用于调试的SPI接口、UART接口或者JTAG接口等接口解放出来，释放了CPU IO接口资源以及PCB电路板的空间。
- 一种集成芯片-202122113256.1
- 郭一欣;周骏;左丰国;马亮 - 西安紫光国芯半导体有限公司
- 2021-09-02 - 2022-03-22 - G06F15/76
- 本实用新型提供一种集成芯片，其中集成芯片包括：第一逻辑组件，第一逻辑组件包括：第一逻辑组件，包括：第一可编程门阵列组合，包括至少一个第一可编程门阵列组件；第一专用集成电路阵列组件，与至少一个第一可编程门阵列组件位于同一层；第一接口模块，包括第一键合引出区域；第一专用集成电路阵列组件以及至少一个第一可编程门阵列组件通过内部金属层与第一接口模块连接；第一存储阵列组件，第一存储阵列组件设置有第二键合引出区域，第二键合引出区域和第一键合引出区域构成三维异质集成互连，以将可编程门阵列组合、第一专用集成电路阵列组件与第一存储阵列组件上的互连信号连接在一起。实现存储访问的高带宽、低功耗的目的。
- 一种堆叠芯片-202122118042.3
- 郭一欣;江喜平;左丰国;王嵩;周骏 - 西安紫光国芯半导体有限公司
- 2021-09-02 - 2022-03-22 - G06F15/76
- 本实用新型提供一种堆叠芯片，其中堆叠芯片包括：第一可编程门阵列组件，第一可编程门阵列组件包括第一接口模块，第一接口模块嵌入于第一可编程门阵列组件内，第一接口模块包括第一键合引出区域；第一存储阵列组件，设置有第二键合引出区域；第一键合引出区域、第二键合引出区域键合连接，以将第一可编程门阵列组件以及第一存储阵列组件上的互连信号连接在一起。实现存储访问的高带宽、低功耗的目的。
- 一种NB-IoT物联网模组用带防护罩的开发板-202122308777.2
- 张志刚 - 江西领衔智能科技有限公司
- 2021-09-23 - 2022-02-11 - G06F15/76
- 本实用新型公开了一种NB‑IoT物联网模组用带防护罩的开发板，涉及开发板技术领域，包括开发板本体，所述开发板本体的顶部固定连接有元件安装面，所述开发板本体的顶部设置有防护罩。通过梯形定位块的外壁与梯形定位槽的内壁卡接后，卡接板同时移动至卡接槽的内部，移动至卡接齿的一侧时挤压其向两侧转动，两个卡接齿逐渐转动时拉伸复位弹簧，卡接齿转动时活动板同时在铰接支座的一侧转动，活动板转动时不断地挤压底部的缓冲弹簧，卡接板的外壁与卡接齿的一侧相互卡接时停止移动，复位弹簧逐渐复位，防护罩与开发板本体之间方便连接固定，防护罩能够更好的对元件安装面进行保护，防止造成电子元件的损坏，提高电子元件使用寿命的同时防护效果更好。
- 实现加速的存内计算架构及其加速方法-201911150139.3
- 刘勇攀;岳金山;袁哲;封晓宇;李学清;杨华中 - 清华大学
- 2019-11-21 - 2022-02-01 - G06F15/76
- 本发明实施例提供一种实现加速的存内计算架构及其加速方法，其中该架构包括：存储单元阵列，包含多个存储单元，用于存储神经网络模型的权重，每行所述存储单元的输入端口对应设置有数模转换单元；稀疏检测模块，连接所述数模转换单元的输入端口，用于根据神经网络算法确定的阈值，对输入所述存储单元阵列的数据进行稀疏检测，以确定输入数据的稀疏程度；运算模块，用于根据所述稀疏程度，动态调整存内计算的运行方式，实现存内计算的稀疏加速。本发明实施例通过增加对输入图像稀疏程度的在线检测模块，根据输入图像的稀疏度，动态调整存内计算的运行方式，能够通过有效利用输入数据的稀疏特性，实现存内计算在神经网络算法应用中的有效加速。
- 一种计算装置、集成电路芯片、板卡、设备和计算方法-202010610807.2
- 不公告发明人 - 中科寒武纪科技股份有限公司
- 2020-06-29 - 2022-01-14 - G06F15/76
- 本披露公开了一种计算装置、集成电路芯片、板卡、设备和方法。该计算装置可以包括在组合处理装置中，该组合处理装置还可以包括接口装置和其他处理装置。该计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于存储该计算装置和其他处理装置的数据。本披露的方案可以利用表征大位宽数据的至少两个小位宽数据来执行运算处理，以使得处理器的处理能力不受位宽的影响。
- 卷积模型硬件加速器的方法和系统-202080025824.8
- 张磊;钱军 - 瀚博控股公司
- 2020-02-04 - 2022-01-04 - G06F15/76
- 一种用于卷积模型硬件加速器的方法和系统。该方法包括将输入特征图的流输入到一个或多个处理器中，所述输入特征图利用包括多个卷积层的卷积模型，对于多个卷积层内的给定卷积层，通过重新混洗多个子块中的多个输出滤波器来重新配置用于多个硬件加速器子块的计算顺序，并且根据重新配置的计算顺序，生成解释输入特征图的输出特征。
- 专利分类
