[发明专利]接收装置有效
| 申请号： | 200880004065.6 | 申请日： | 2008-02-08 |
| 公开（公告）号： | CN101627572A | 公开（公告）日： | 2010-01-13 |
| 发明（设计）人： | 面一幸;斋藤隆太郎 | 申请（专利权）人： | 哉英电子股份有限公司 |
| 主分类号： | H04L7/02 | 分类号： | H04L7/02;H03L7/00 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 黄纶伟 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在接收装置(1)中，根据由相位调整电路(50)进行相位调整后的时钟信号，通过采样时钟信号生成电路(40)来生成多相采样时钟信号。通过采样模块电路(30n)，在采样时钟信号所指示的定时，对串行数据信号的各比特数据进行采样而输出。相位调整电路(50)中的时钟信号的相位调整量设定为，抵消从在采样时钟信号生成电路(40)中生成多相采样时钟信号、到在采样模块电路(30n)中该采样时钟信号指示采样定时为止的延迟时间。 | ||
| 搜索关键词： | 接收 装置 | ||
【主权项】：
1.一种接收装置，该接收装置接收串行数据信号和时钟信号，根据所述时钟信号对所述串行数据信号的各比特数据进行采样而输出，其特征在于，该接收装置具有：采样模块电路，其输入所接收的所述串行数据信号，并且还输入多相采样时钟信号，在所述采样时钟信号所指示的定时，对所述串行数据信号的各比特数据进行采样而输出；相位调整电路，其输入所接收的所述时钟信号，调整该输入的时钟信号的相位，输出该相位调整后的时钟信号；以及采样时钟信号生成电路，其输入由所述相位调整电路进行相位调整而输出的时钟信号，根据该输入的时钟信号来生成所述多相采样时钟信号，所述相位调整电路以下述方式来调整所述时钟信号的相位：抵消从在所述采样时钟信号生成电路中生成所述多相采样时钟信号、到在所述采样模块电路中该采样时钟信号指示采样定时为止的延迟时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哉英电子股份有限公司，未经哉英电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880004065.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于在时钟速度不同的域之间的异步通道处传输数据的方法和装置-201480066378.X
- 马库斯·鲁夫 - 诺思罗普·格鲁曼·利特夫有限责任公司
- 2014-12-03 - 2019-09-20 - H04L7/02
- 用于在第一单元和第二单元之间传输数据的方法，其中第一单元累加以第一频率产生的数据，第二单元以第二频率查询累加的数据，包括查询第一单元的第一总增量和代表与第一总增量相配的时间增量的第一值，在此第一总增量是在查询时刻存在于第一单元中的累加的数据块的数据内容，由第一总增量通过使用第一值产生第二总增量，其中第二总增量是适配于第二频率的标称时间增量的数据块的数据内容，和将第二总增量传输到第二单元。
- 同步化向多个可移动音频终端发送的数字信号的播放-201610474176.X
- 张洁;M·兰普 - 西万拓私人有限公司
- 2016-04-25 - 2019-06-11 - H04L7/02
- 本发明涉及同步化向多个可移动音频终端发送的数字信号的播放，尤其一种从发送器(18)向多个可移动音频终端(4)发送的数字信号(16)播放同步用的方法(40)，其中可移动音频终端(4)分别具有信号接收单元(14)、与信号接收单元(14)连接的先入先出储存器(45)和与先入先出存储器(45)连接的音频播放单元(10)，其中发送器(18)以在时间平均恒定的数据速率(34)作为多个数据分组(20)发送数字信号(16)。每个移动式音频终端(4)同样地由信号接收单元(14)接收多个数据分组(20)的至少子集，信号接收单元(14)根据所接收的数据分组(20)产生时间基准信号(48)，从先入先出存储器(45)产生先入先出信号(50)，它包含有关先入先出储存器(45)在确定时刻的填充状态的信息，调节瞬时播放速度(64)，音频播放单元(4)以瞬时播放速度播放样本，并以此使填充状态在时间平均值上保持恒定。
- 用于亚稳态解决的循环式同步器电路-201480013914.X
- R·P·马斯雷德;A·瓦西德萨法 - 甲骨文国际公司
- 2014-01-31 - 2019-01-18 - H04L7/02
- 公开了一种用于亚稳态解决的循环式同步器。同步器包括M+1个的多个锁存器，每个锁存器被耦合以通过共同的数据输入接收数据。同步器还包括具有N个输入和一个输出的多路复用器，每个输入被耦合以从M+1个锁存器中对应的一个锁存器的输出接收数据，其中多路复用器被配置为选择它的输入中的一个输入以耦合到输出。控制电路被配置为使得多路复用器响应于N个连续的时钟脉冲，按顺序地选择M+1个锁存器的输出，并且进一步被配置为使得M+1个锁存器按顺序地锁存通过共同的数据输入接收的数据。
- 使用异步通信的运动控制系统和控制器及其方法-201280077528.8
- 萨义德·萨尔莱;张斐泓;张毅成;苏承平;马博军;杨超;张晖 - ABB瑞士股份有限公司
- 2012-12-06 - 2018-08-07 - H04L7/02
- 本发明提供了一种使用异步通信的运动控制系统、控制器及其方法。该运动控制系统包括：第一控制器，适于在一系列第一时钟顺序地准备多个数据并在一系列第二时钟持续传输数据直到其接收到确认；第二控制器，适于接收所述数据并通过返回确认来回应所述数据的正确接收；其中一系列第一时钟之间的间隔长于一系列第二时钟之间的间隔。通过以上配置，能够提供至少以下一种技术效果：1.第一控制器和第二控制器之间的异步通信；2.具有不同时钟速率的两个控制器能够相互通信；3.以高于准备或待使用数据所用频率的频率重新传输数据以避免丢失数据；4.重复使用第一时钟之间间隔在一系列第二时钟传输数据。
- 信号处理装置-201480026141.9
- 橘川雄亮;平井晓人;平峰正信;中沟英之;川上宪司 - 三菱电机株式会社
- 2014-03-05 - 2018-05-29 - H04L7/02
- 第1时钟生成电路(21)生成在比被曼彻斯特编码的周期为T的接收信号的各数据的转变点延迟αT(0.5＜α＜1.0)的定时上升的第1时钟。第2时钟生成电路(22)生成在延迟与αT不同的βT(0.5＜β＜1.0)的定时上升的第2时钟。数据检测电路(31)根据第1时钟和第2时钟，输出接收信号的第1和第2检测结果，利用判定电路(41)基于第1和第2检测结果进行接收信号的判定。
- 一种时钟恢复电路-201721231749.2
- 付家喜;陶成;苏进;夏洪锋;陈峰 - 深圳朗田亩半导体科技有限公司
- 2017-09-22 - 2018-04-10 - H04L7/02
- 本实用新型提供了一种时钟恢复电路，包括过采样及边沿检测电路、边沿计数及投票选择电路、时钟选择电路。本实用新型在每次选择最优的相位时钟时，是从所有的相位时钟中选择出一个最优的相位时钟，没有采用现有技术中的从上一次未选择的相位时钟之中选择出一个最优的相位时钟，进而能够当每次选择出最优的相位时钟时，都能使用最优的相位时钟准确快速的采样接收到的串行数据，降低串行数据采样失败的概率。
- 一种时钟恢复电路及方法-201710867796.4
- 付家喜;陶成;苏进;夏洪锋;陈峰 - 深圳朗田亩半导体科技有限公司
- 2017-09-22 - 2017-12-22 - H04L7/02
- 本发明提供了一种时钟恢复电路及方法，本发明在每次选择最优的相位时钟时，是从所有的相位时钟中选择出一个最优的相位时钟，没有采用现有技术中的从上一次未选择的相位时钟之中选择出一个最优的相位时钟，进而能够当每次选择出最优的相位时钟时，都能使用最优的相位时钟准确快速的采样接收到的串行数据，降低串行数据采样失败的概率。
- 用于多通道的时钟恢复、接收器以及通信系统-201380015206.5
- 梁宰赫;韩振镐;尹炳国;裴玄民;朴镇浩;金泰澔 - 吉高迅-万亿广场韩国有限公司
- 2013-03-27 - 2017-10-10 - H04L7/02
- 本发明公开了一种用于恢复多数据通道的时钟信号的时钟恢复装置的多种示例性实施例。在一个示例性实施例中，一种用于多数据通道的时钟恢复装置包括多个通道模块，每个通道模块包括频率检测模块，基于从各自数据通道中接收的各自数据信号和全局信号生成中间信号；恢复模块，响应所述各自数据信号和所述全局信号为所述各自数据通道恢复时钟信号；和全局信号生成模块，从所述多个通道模块中接收且合并所述中间信号，以生成所述全局信号。
- 串行通信协议-201280035999.2
- J·M·罗斯 - 德克萨斯仪器股份有限公司
- 2012-05-21 - 2017-09-22 - H04L7/02
- 公开涉及改进经由异步串行接口通信的发送机和接收机之间的时钟同步的系统和方法。在环型拓扑结构（130）中，主设备（105）连接到多个使用双频率编码位流通信的从设备（S1‑S3）。主机设备使用非归零数据编码与主设备通信。除非主设备指示特定数据的需求，否则每个从设备（S1‑S3）接收来自主设备（105）的数据并将该数据未改变地发送到环中的下一个从设备，并且沿环发送值为0的占位符位。特定的从设备可通过将占位符位反相来用将要发送回主设备的信息“填充”占位符位。使用分数比率倍增器从系统时钟产生数据采样时钟改进了接收设备和发送设备之间的时钟同步。通过调整分母，采样时钟可被调谐为匹配从发送设备接收的异步串行数据流的波特率。所描述的实施例包括电源管理、数据采集（DAQ）等等。
- 时钟生成装置以及时钟数据恢复装置-201380047767.3
- 浅田邦博;饭塚哲也;三浦贤;石曾根洋平;村上芳道;久保俊一;山本周平 - 哉英电子股份有限公司
- 2013-08-06 - 2017-06-16 - H04L7/02
- 时钟数据恢复装置(1)根据输入信号(Data In)生成恢复时钟(Recovered Clock)和恢复数据(Recovered Data)，其具有信号选择部(10)、相位延迟部(20)、时间测定部(30)、相位选择部(40)、边缘检测部(50)、极性检测部(60)、逻辑反转部(70)和数据输出部(80)。信号选择部(10)、相位延迟部(20)、时间测定部(30)和相位选择部(40)构成时钟生成装置(1A)。相位延迟部(20)具有纵续连接的多个延迟元件(211～21P)。相位选择部(40)选择从延迟元件211～21P中的位于对应于单位间隔时间的位置处的延迟元件输出的信号，并将其作为反馈时钟(Feedback Clock)进行输出。
- 一种基于直接判决载波相位同步FPGA结构和方法-201610281629.7
- 杨伟民 - 福建先创通信有限公司
- 2016-04-29 - 2017-04-26 - H04L7/02
- 一种基于直接判决载波相位同步FPGA结构和方法，包括复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器；复数乘法器一输入端接收数字基带信号，输出端与数字内插滤波器输入端相连；该数字内插滤波器一输出端作为数据输出，另一输出端连接数字鉴相器输入端；该数字鉴相器输出端连接数字环路滤波器输入端，输出端连接数控振荡器，该数控振荡器输出端连接复数乘法器的另一输入端以与数字基带信号进行复数相乘。本发明采用闭环结构的载波相位校正算法，通过复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器实现对基带信号进行处理实现相位的校正。
- 接收电路、通信系统、电子设备以及接收电路的控制方法-201380009112.7
- 森田晶 - 精工爱普生株式会社
- 2013-02-08 - 2017-03-22 - H04L7/02
- 提供一种无需设置PLL电路等并考虑安装要因而能够实现高速的信号的接收的接收电路等。在基于获取时钟信号而决定的多个获取定时获取输入信号的第一接收电路(2301)具有使变化为H电平或者L电平的输入信号延迟设定的延迟时间而输出的延迟电路(2341)、在各获取定时获取经延迟电路(2341)延迟后的输入信号的数据锁存电路(2361)、对被获取至数据锁存电路(2361)中的锁存信号进行检定的数据检定电路(2461)、设定有与数据检定电路(2461)的检定结果对应的检定结果值的数据检定结果寄存器(2481)。数据检定电路(2461)输出在各获取定时被获取至所述锁存电路中的锁存信号与期待值的比较结果。
- 低工作周期网络控制器-201210364647.3
- C·U·李;A·R·霍尔科曼;J·M·斯汀;R·雷扎法;B·阿亚安 - 高通股份有限公司
- 2007-06-21 - 2017-03-01 - H04L7/02
- 操作至少一个低工作周期（LDC）控制器仅使用通信网络的开销信道并遵循该网络的协议和定时地维持工作于该网络之上的LDC控制器与多个LDC终端之间的同步，其中该LDC控制器与多个LDC终端之间的同步是独立于通信网络的协议和定时来维持的，且使得该LDC控制器能够在比该通信网络的协议和定时下所允许的更长的持续时间内调度这多个LDC终端的断电和唤醒。
- 一种基于直接判决载波相位同步结构-201620380734.1
- 杨伟民 - 福建先创通信有限公司
- 2016-04-29 - 2016-08-31 - H04L7/02
- 一种基于直接判决载波相位同步结构，包括复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器；复数乘法器一输入端接收数字基带信号，输出端与数字内插滤波器输入端相连；该数字内插滤波器一输出端作为数据输出，另一输出端连接数字鉴相器输入端；该数字鉴相器输出端连接数字环路滤波器输入端，输出端连接数控振荡器，该数控振荡器输出端连接复数乘法器的另一输入端以与数字基带信号进行复数相乘。本实用新型采用闭环结构的载波相位校正结果，通过复数乘法器、数字内插滤波器、数字鉴相器、数字环路滤波器和数控振荡器实现对基带信号进行处理实现相位的校正。
- 汇点传送时钟产生装置和使用产生的传送时钟的传送方法-201480057388.7
- 金泰禛;申大中 - 多斯特有限公司
- 2014-08-26 - 2016-06-29 - H04L7/02
- 本发明涉及半导体装置，尤其涉及在没有基准时钟的情况下在汇点中产生传送时钟的装置以及使用所产生的传送时钟将数据从汇点传送到源的方法。根据本发明一方面的汇点通过在没有基准时钟的情况下产生传送时钟来传送返回数据。该汇点可以包括：接收器，其用于使用从源接收到的数据信号的接收时钟和恢复后时钟之间的相位差产生数字控制振荡器码，并且使用由所产生的数字控制振荡器码恢复的恢复后时钟从数据信号恢复数据；以及传送器，其用于利用具有锁定到接收时钟的恢复后时钟的数字控制振荡器码产生传送时钟，并且当从源接收到返回数据请求标识符时使用传送时钟将返回数据传送到源。
- 与介入器械的数据通信-201280065040.3
- A·C·范伦斯;N·F·茹瓦;B·马赛利斯 - 皇家飞利浦有限公司
- 2012-10-25 - 2014-09-03 - H04L7/02
- 本发明涉及数据通信系统(100)和方法，具体而言，该系统和方法可以应用于经由高速链路(101)从类似于导管或者导丝之类的医疗器械传送数据。系统(100)包括(体内)从属组件(150)，所述从属组件(150)具有可控从属时钟(153)和发射机(151)，所述发射机(151)用于发送由从属时钟信号(clk)提供时钟的数据信号(ds)。此外，其包括(体外)具有时钟控制器(114、115、116)的主组件(110)，所述时钟控制器接收主时钟信号(ref_clk)和数据信号(ds)，并生成用于将从属时钟(153)调整到主时钟(113)的时钟控制信号(ccs)。因此，可以在低空间和能量需求的情况下(例如，通过压控振荡器(VCO))，实现从属时钟(153)。此外，可以通过仅仅两条信号线来实现经由其来交换数据信号(cs)和时钟控制信号(ccs)的链路(101)。
- 时戳及MAC安全性的物理层处理-201280061674.1
- 布赖恩·布兰斯科姆 - 维特赛半导体公司
- 2012-11-07 - 2014-08-27 - H04L7/02
- 一种物理层装置提供时戳处理及安全性处理两者。所述时戳处理可为根据IEEE标准1588的PTP处理及/或根据ITU-T推荐Y.1731的OAM处理。所述安全性处理可为根据IEEE标准802.1AE的MACsec处理。所述时戳处理可使一些包延迟以避免减损定时信息的准确度。举例来说，定时信息的所述准确度可在含有所述定时信息的包由于为包含安全性标签及完整性检查值而添加到在前包的额外位而被延迟时受到减损。
- 输入/输出接收机和相关联的系统-201320199549.9
- 何云;S·萨卡尔;邓非;S·A·辛加拉韦卢;N·那古拉帕利;P·沙阿 - 英特尔公司
- 2013-04-19 - 2014-02-12 - H04L7/02
- 一种串行输入/输出方法和接收机，包括接收模拟差分串行输入并且对输入进行采样来提供数据和误差信号的接收机部分，响应于数据和误差信号来调整接收机部分的均衡反馈回路，与均衡反馈回路分离来提供相位误差的相位反馈装置，和被耦合以接收相位误差来执行用于独立于均衡反馈的接收机部分的定时恢复以调整采样的时钟数据恢复块。
- 时钟脉冲信号的倍频方法及装置-201310101441.6
- 林松生 - 矽统科技股份有限公司
- 2013-03-27 - 2014-01-22 - H04L7/02
- 一种时钟脉冲信号的倍频方法及装置，提供一初始振荡信号，并且比较初始振荡信号和一参考信号，以产生一第一控制信号。至少根据第一控制信号，由一门槛值产生电路选择地输出至少一低门槛值和至少一高门槛值的其中一门槛值至一时钟脉冲输出电路。通过一数字逻辑模块处理初始振荡信号与选择输出的门槛值间的比较结果，以及处理初始振荡信号与一低电位信号间的比较结果，以更新一输出时钟脉冲信号。
- 一种多射频系统和射频模块-201310159802.2
- 陈康凯;彭彪 - 北京海泰库博科技有限公司
- 2013-05-03 - 2013-07-24 - H04L7/02
- 本发明提供一种多射频系统和射频模块，属于通信技术领域。所述射频模块包括本振输入端口、本振输出端口、用于产生本振信号的本振源、开关、检测电路和功分电路，其中：所述开关的一端连接所述功分电路的输入端，另一端连接所述本振输入端口和所述本振源，所述功分电路的一个输出端与所述本振输出端口连接，另一个输出端与需要使用本振信号的内部电路连接；所述检测电路与所述开关的控制端口以及所述本振输入端口连接，当检测到所述本振输入端口有本振信号输入时，控制所述开关导向所述本振输入端口，当未检测到所述本振输入端口有本振信号输入时，控制所述开关导向所述本振源。本发明能够简单方便地实现本振同步。
- 接收装置、数据识别再生装置、PON系统以及数据识别再生方法-201080067191.3
- 末广雄 - 三菱电机株式会社
- 2010-06-04 - 2013-02-06 - H04L7/02
- 一种OLT，将多个传输速率的发送信号被时分复用的信号作为接收信号而接收，并选择对所述接收信号实施了过采样的过采样信号中作为再生对象的再生数据来进行数据再生，该OLT具备：数据信号信息获取部，获取数据再生处理对象的接收信号的传输速率；采样时钟控制部，根据传输速率来决定用于过采样的采样频率；以及采样时钟生成部，生成采样频率控制部所决定的采样频率的时钟信号，其中根据时钟信号来实施过采样。
- 信息处理设备或信息处理方法-201080058942.5
- 桃井昭好;森下浩一 - 佳能株式会社
- 2010-12-21 - 2012-09-26 - H04L7/02
- 如果外部装置控制器从外部装置接收的数据相对于外部装置控制器的输出时钟延迟一个周期或更多，利用现有配置可能未必检测到延迟。在调整外部装置控制器的数据锁存时刻时，根据预定选通信息进行外部装置控制器的输出时钟的选通或释放选通，从而改善用于调整数据锁存时刻的校准的精确度。
- 信息处理装置或信息处理方法-201080058944.4
- 桃井昭好;森下浩一 - 佳能株式会社
- 2010-12-21 - 2012-09-12 - H04L7/02
- 如果信息处理装置从外部设备接收的数据相对于该信息处理装置的时钟延迟一个周期或更多个周期，则该信息处理装置可能需要用于调整数据锁存定时的附加处理。预先存储指示将被接收的校准图案与周期延迟量之间的关系的延迟信息。因此，可缩短用于检测周期延迟量所需的时间，所述周期延迟量等同于用于控制信息处理装置中的数据锁存机构停止其操作的信号被延迟的量。
- 接收装置、测试装置、接收方法及测试方法-200980158957.6
- 鹫津信荣 - 爱德万测试株式会社
- 2009-05-11 - 2012-04-11 - H04L7/02
- 本发明提供一种接收装置，用于接收数据信号和用于表示导入数据信号的基准时序的时钟信号，其具备：第1再生时钟生成部，其生成时钟信号的第1再生时钟；第1多重选通产生部，其根据第1再生时钟的脉冲，产生相位彼此不同的第1复数个选通；第1检测部，其基于第1复数个选通的各个时序中的时钟信号的值，检测出相对于第1复数个选通的时钟信号的边缘位置；第1调整部，其根据时钟信号的边缘位置，调整第1再生时钟的相位；以及第2调整部，其根据第1调整部所实施的第1再生时钟的相位调整量，调整用于导入数据信号的时序。
- 接收装置-201080016376.1
- 小沢诚一 - 哉英电子股份有限公司
- 2010-04-12 - 2012-03-28 - H04L7/02
- 接收装置(1)是接收将所输入的串行数据的装置，其具备：取样器部(10)、边缘检测部(20)、“或”运算部(31)、定时决定部(40)、寄存器部(51)、选择器部(60)及锁存部(70)。边缘检测部(20)输入从取样器部(10)所输出的数据OSD[n]，运算出彼此相邻的数据OSD[n]与数据OSD[n+1]的“异或”值，并输出该“异或”运算的结果亦即数据EDG[n]。“或”运算部(31)输入从边缘检测部(20)所输出的数据EDG[n]，将基准值设为n0，针对将差(n-n0)除以值M时的余数为m的各n，隔预定期间而运算出其数据EDG[n]的“或”值，将该“或”运算的结果亦即数据EDGFLG[m]输出。
- 通过处理分组延迟值补偿时钟频率和相位变化的装置和方法-201080012353.3
- C·F·巴里;M·S·萨伯拉姆尼安;丰·F·潘;恬·A·沈;P·克鲁齐恩斯基;国春·G·赵;D·那泰森;D·R·约根森 - 丛林网络公司
- 2010-04-26 - 2012-02-15 - H04L7/02
- 描述通过处理分组延迟值补偿电子部件的频率变化和相位变化的装置和方法。在一个实施例中，分组延迟确定模块基于与第一电子部件和第二电子部件相关的时间值确定分组延迟值。分组延迟选择模块基于第一电子部件的最大频率漂移选择分组延迟值的子集。统计参数确定模块基于分组延迟值的子集的多个部分评价第一和第二参数。确认模块在分组延迟值的子集的各部分包含至少两个分组延迟值的最小值时确认参数。如果参数均被确认，则调整模块基于参数补偿第一电子部件的频率变化和相位变化中的至少一个。
- 时钟生成装置、测试装置及时钟生成方法-200980158138.1
- 鹫津信荣 - 爱德万测试株式会社
- 2009-04-30 - 2012-02-15 - H04L7/02
- 本发明提供一种时钟生成装置，用于生成自接收信号的边缘再生的再生时钟，其具有：再生时钟生成部，其生成再生时钟；多路选通产生部，其对应再生时钟的脉冲，产生相位彼此不同的多个选通；检出部，其基于多个选通的各个时序中的接收信号的值，检出相对于多个选通的接收信号的边缘位置；以及调整部，其对应接收信号的边缘位置，调整再生时钟的相位。
- 用于在数据同步中减少数据传输量的方法和系统-201010222614.6
- 齐亮 - 国际商业机器公司
- 2010-06-30 - 2012-01-11 - H04L7/02
- 本发明公开了一种用于在数据同步中减少数据传输量的方法和系统，其中方法包括：识别改变后的源数据表中每个数据列中不同的数据值；对每个数据列中的数据值进行编码，其中对每一数据列来说不同的数据值具有不同的编码值；识别数据改变历史信息中不同的改变类型ChangeType和改变比特值ChangeBits；以及根据不同的改变类型ChangeType和改变比特值ChangeBits，利用每个数据列中不同的数据值的编码值产生改变矩阵。通过改变矩阵，使得原数据改变中针对不同行的具有相同改变的数据被合并到改变矩阵的同一改变行中，从而减少了数据传输量，提高了同步效率。
- 一种跨时钟域事件双向传递的方法及其装置-200910243486.0
- 张帆 - 北京中电华大电子设计有限责任公司
- 2009-12-23 - 2011-06-29 - H04L7/02
- 本发明提出了一种用于多时钟域数字集成电路设计领域中对跨时钟域事件进行双向传递的方法及其装置。在本发明中，包含两个在不同时钟域的信号或数据变化检测装置、一个内部包含两个子模块的状态指示装置以及两个在不同时钟域的状态检测装置。当上述任一时钟域中的事件触发后，检测装置产生脉冲控制信号启动状态指示装置，状态指示装置中相应时钟域的子状态模块发生状态翻转，最终状态检测装置根据两个子状态模块的状态输出结果，完成事件在源时钟域信号到目标时钟域的传递。由于状态指示器中的两个状态子模块完全对偶，因此依据本发现设计的装置可用于从源时钟域到目标时钟域以及相反方向的跨时钟域双向传递，且对两个时钟域的时钟无特殊要求。
- 数据处理和接收及同步检测装置和方法及计算机程序-201010201096.X
- 井野浩幸 - 索尼公司
- 2010-06-09 - 2010-12-22 - H04L7/02
- 本发明公开了数据处理和接收及同步检测装置和方法及计算机程序。一种数据处理装置包括：对第一输入序列和第二输入序列执行互相关运算的第一相关运算单元；基于第一输入序列来计算阈值的阈值运算单元；将第一互相关值与阈值相比较的第一比较单元；基于比较结果向第一输入序列设置用于检测第二输入序列的搜索窗口的搜索窗口设置单元；对第一输入序列执行二值化的硬判决单元；对第一输入硬判决值执行互相关运算的第二相关运算单元；以及在搜索窗口内搜索互相关值的最大值并确定最大值的检测时刻的检测位置确定单元。
- 专利分类
