[发明专利]半导体集成电路器件及其制造方法

摘要

本发明提供了一种即使在高度小型化的电路单元中仍然可以防止电路可靠性下降的电路布局设计方法。为了防止来自电势差大的电源电势或者参考电势的噪声影响栅极电极并且造成故障，要求连接到栅极电极的第一塞与对其供应电源电势或者参考电势的第二塞相互隔开如下距离，该距离足以让来自电源电势或者参考电势的噪声不影响第一塞。为此，在按照相等间隔放置于布线以下的第二塞之中，在平面布局设计之时仅删除在没有与第一塞充分隔开的布局位置放置的第二塞。

主权项

1.一种制造具有集成电路的半导体集成电路器件的方法，所述方法包括以下步骤：(a)预备所述集成电路的包括多个有源区域、多个栅极电极、多个信令布线、多个功率馈给布线、多个信令塞和多个功率馈给塞的第一布局；并且(b)从所述第一布局删除所述功率馈给塞之中在与各所述信令塞的第一距离内放置的所述功率馈给塞，其中在所述步骤(a)中，用于将所述功率馈给布线电连接到所述有源区域的所述功率馈给塞放置于所述功率馈给布线以下，其中比所述信令布线和所述信令塞的电势更高的电势被供应到所述功率馈给布线和所述功率馈给塞，并且其中在所述步骤(b)中从所述第一布局删除的所述功率馈给塞与所述信令塞接近到足以损害所述集成电路的操作。