[发明专利]半导体器件无效
申请号: | 201080026524.8 | 申请日: | 2010-06-08 |
公开(公告)号: | CN102460586A | 公开(公告)日: | 2012-05-16 |
发明(设计)人: | 鸟毛裕二 | 申请(专利权)人: | 索尼公司 |
主分类号: | G11C17/14 | 分类号: | G11C17/14;G11C13/00;H01L21/8246;H01L27/10;H01L27/105 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 周少杰 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开的是存取时间或功耗的降低与每条字线的存储位数的改善能够得到平衡的半导体器件。存储器单元阵列(1)具有存储器单元(MC)和多个单元晶体管(TRB1、TRB2)以至少一条线的宽度布置的配置,所述存储器单元(MC)包含电阻值根据流动的电流而变化的熔丝元件(F),所述多个单元晶体管(TRB1、TRB2)并联连接至所述熔丝元件(F)。在该半导体器件中,多个单元晶体管(TRB1、TRB2)之中的要导通的单元晶体管的数目可以由要从外部输入的写入控制信号(WRITE)和内部的逻辑电路(5)(以及字线驱动器电路(4))控制。 | ||
搜索关键词: | 半导体器件 | ||
【主权项】:
一种半导体器件,包含:存储器单元阵列,其中多个存储器单元至少布置成一行,其中存储器单元具有存储器件,其具有根据流动的电流而可变的电阻值,以及多个单元晶体管,其串联连接至存储器件,并且彼此并行地连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201080026524.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 多位元三维印录存储器的偏置印录方法-201610925983.9
- 张国飙 - 杭州海存信息技术有限公司
- 2016-10-24 - 2018-05-01 - G11C17/14
- 本发明提出一种多位元三维印录存储器的偏置印录方法。对应于不同数码位的数据掩膜图形被合并到同一数据掩膜版上。在不同的印录步骤中,晶圆相对于数据掩膜版的偏置量不同。因此,来自同一数据掩膜版的数据图形被印录到不同数码位的数据录入膜中。
- 基于三模冗余加固单粒子翻转的存储器、加固方法-201310100873.5
- 邓玉良;卢国新;李洛宇;孙博文;罗春华;李孝远 - 深圳市国微电子有限公司
- 2013-03-26 - 2013-08-07 - G11C17/14
- 本发明适用于微电子集成电路设计技术领域,提供了一种基于三模冗余加固单粒子翻转的存储器,包括表决器,分别连接在表决器输入端的三个数据输出通路,以及连接在所述表决器输出端的输出缓冲模块;工作时,当三个数据输出通路中的一个或两个通路受到重离子轰击时,输出缓冲模块的输出正常。本发明提供的存储器采用三模冗余加固单粒子翻转效应以减弱PROM对于辐照的敏感度,提高PROM应用的可靠性;在辐射环境中受到辐照的影响被削弱,PROM器件对单粒子效应的敏感度降低,提高了PROM在辐射环境下的可靠性。
- 低电压和低功耗存储器-201080067067.7
- 彭泽忠;方中岳 - 四川凯路威电子有限公司
- 2010-10-08 - 2013-05-22 - G11C17/14
- 一次性可编程非易失性存储器(10)包括至少两条字线(18,20)和至少两条位线(22,24)。存储器(10)还有一个第一选择装置(14)连接到至少一条字线(20)和一条位线(22),一个栅电容元件(12)连接到至少一条字线(18)和第一选择装置(14)。存储器(10)还有一个检测装置(16)串联连接栅电容元件(12)和第一选择装置(14),检测装置(16)连接到至少两条位线(22,24)。
- 半导体器件-201080026524.8
- 鸟毛裕二 - 索尼公司
- 2010-06-08 - 2012-05-16 - G11C17/14
- 公开的是存取时间或功耗的降低与每条字线的存储位数的改善能够得到平衡的半导体器件。存储器单元阵列(1)具有存储器单元(MC)和多个单元晶体管(TRB1、TRB2)以至少一条线的宽度布置的配置,所述存储器单元(MC)包含电阻值根据流动的电流而变化的熔丝元件(F),所述多个单元晶体管(TRB1、TRB2)并联连接至所述熔丝元件(F)。在该半导体器件中,多个单元晶体管(TRB1、TRB2)之中的要导通的单元晶体管的数目可以由要从外部输入的写入控制信号(WRITE)和内部的逻辑电路(5)(以及字线驱动器电路(4))控制。
- MOS一次可编程器件-200910057116.8
- 徐向明;胡晓明 - 上海华虹NEC电子有限公司
- 2009-04-23 - 2010-10-27 - G11C17/14
- 本发明公开了一种MOS一次可编程器件,包括一耦合电容和一NMOS,耦合电容的一端同NMOS浮栅多晶硅层相连,利用电容耦合电压使NMOS发生热电子注入,热电子穿透栅氧化势垒后存储在浮栅多晶硅层上,完成编程工作,还包括一PMOS,PMOS栅同NMOS浮栅共用同一多晶硅层,PMOS漏极初始状态阈值电压为负,编程后存储在浮栅晶硅层上的电子使PMOS沟道反型,阈值电压为正,基于编程前后PMOS沟道电流的变化,区分存储单元意义上的0和1。该MOS一次可编程器件能用零伏电压读取数据,而且具有非常大的编程前后电流差异窗口。
- 一次编程电阻随机存储单元、阵列、存储器及其操作方法-200910050101.9
- 林殷茵;金钢;尹明;张佶;吴雨欣;解玉凤 - 复旦大学
- 2009-04-27 - 2010-10-27 - G11C17/14
- 本发明属存储器技术领域,涉及一种一次编程电阻随机存储单元、阵列、存储器及其操作方法。本发明提供的一次编程电阻随机存储单元使用二元或者二元以上的多元金属氧化物作并具有2T2R的结构特点,通过第一个存储电阻和第二个存储电阻的状态组合差异来代表存储状态“1”和“0”。该发明的一次编程电阻随机存储单元、阵列、存储器不容易受工艺偏差的影响,并具有读取速度快、读写容限高、不挥发的特点。
- 可编程只读存储器-200910166223.4
- Z·陈;S·库尔卡尼;K·张 - 英特尔公司
- 2009-08-20 - 2010-02-24 - G11C17/14
- 公开了一种存储单元的阵列。所述存储单元包括熔丝和至少一个晶体管。晶体管用于控制熔丝的编程或读出。将编程电压应用到第一和第二导电层的堆。该堆的第一部分将编程电压耦合到单元中的晶体管的一端。该堆的第二部分将编程电压耦合到另一个单元中的晶体管的一端。
- 三维阵列半导体存储设备及其修复方法-200910003208.8
- 金杜坤;朴起台 - 三星电子株式会社
- 2009-01-15 - 2009-08-05 - G11C17/14
- 本发明公开了一种三维阵列半导体存储设备及其修复方法。一种非易失性存储设备包括三维(3D)单元阵列、列选择电路和熔丝块。该3D单元阵列包括位于相应堆叠衬底层中的多个单元阵列,所述单元阵列共享位线。列选择电路选择包括在3D单元阵列中的存储单位。熔丝块控制列选择电路利用位于3D单元阵列中的多个冗余位线之一来修复有缺陷的列。
- 专利分类