[发明专利]数字电路实现的时钟和数据恢复系统

摘要

本发明涉及一种带一阶回路特征、分立的频率跟踪及相位跟踪的数字电路实现的时钟和数据恢复系统（CDR）。一阶回路保证了回路稳定，而分立的频率跟踪和相位跟踪使得恢复的时钟相位徘徊最小化，使高精度频率跟踪和低延时相位跟踪成为可能。高精度频率跟踪可以运行在较低的频率以上以克服电路速度的限制。由于锁相环（PLL）时钟产生器置于CDR环路以外，尤其适用于多通道数据通讯系统使用。

主权项

一种数字电路实现的时钟和数据恢复系统，其特征在于包括以下功能模块：一个鉴相器，用于采样数据和数据变化；一个数字环路滤波器，跟随于所述鉴相器之后，其由一个高精度的频率跟踪路径和两个低延迟相位跟踪路径组成，具有一阶数字滤波器的特性；两个时钟相位内插电路，跟随于所述数字环路滤波器之后，分别用于产生数据采样时钟和数据变化采样时钟，所述数据采样时钟信号和数据变化采样时钟信号反馈至所述鉴相器；一个锁相环电路，处于上述反馈回路之外，其连接所述两个时钟相位内插电路，用于为两个时钟相位内插电路提供8个同频率且逐个相差为45°的参考时钟族。