[发明专利]无定形碳硬掩膜层的形成方法及刻蚀方法有效
| 申请号： | 201110383465.6 | 申请日： | 2011-11-25 |
| 公开（公告）号： | CN103137443A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 张彬;邓浩 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033;H01L21/027;H01L21/308 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种无定形碳硬掩膜层的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成初始无定形碳硬掩膜层，形成所述初始无定形碳硬掩膜层的反应温度为200～300摄氏度；采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层。本发明无定形碳硬掩膜层的形成方法，采用低温工艺形成初始无定形碳硬掩膜层，采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成致密性高的无定形碳硬掩膜层，降低了热预算，提高了器件稳定性。 | ||
| 搜索关键词： | 无定形碳 硬掩膜层 形成 方法 刻蚀 | ||
【主权项】：
一种无定形碳硬掩膜层的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成初始无定形碳硬掩膜层，形成所述初始无定形碳硬掩膜层的反应温度为200～300摄氏度；采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110383465.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体器件的形成方法-201610364782.6
- 张城龙;张海洋;王彦 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-05-27 - 2019-11-01 - H01L21/033
- 一种半导体器件的形成方法，包括：提供待刻蚀材料层；在待刻蚀材料层上形成牺牲层；在所述牺牲层的侧壁形成侧墙；形成牺牲层后，在暴露出的待刻蚀材料层上形成补偿层；形成补偿层和侧墙后，去除牺牲层；去除牺牲层后，以侧墙为掩膜刻蚀补偿层和待刻蚀材料层。由于在形成牺牲层后且在去除牺牲层之前，在暴露出的待刻蚀材料层上形成了补偿层，使得去除牺牲层后，侧墙两侧对应的材料表面的高度差异较小，使得目标层中凹陷的高度差异较小，从而提高了半导体器件中图案的性能。
- 半导体元件图案的制作方法-201510282156.8
- 傅子豪;郑宏本;朱启东;谢宗殷 - 联华电子股份有限公司
- 2015-05-28 - 2019-10-18 - H01L21/033
- 本发明公开一种半导体元件图案的制作方法，该制作方法首先提供一基底，该基底上形成有一硬掩模层与一牺牲层。随后，在该基底上形成多个间隙壁图案，且该多个间隙壁图案彼此互相平行。在形成该多个间隙壁图案之后，在该牺牲层内形成多个第一阻挡层，随后于该基底上形成多个第二阻挡层，且该多个第二阻挡层暴露出至少部分该牺牲层与至少部分该第一阻挡层。接下来，利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层作为蚀刻掩模蚀刻该牺牲层与该硬掩模层，以于该基底上形成一图案化硬掩模。
- 半导体掩模层的制作方法-201810272485.8
- 张峰溢;李甫哲;林盈志;林刚毅 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2018-03-29 - 2019-10-11 - H01L21/033
- 本发明公开一种半导体掩模层的制作方法，包含：首先提供一第一材料层以及一第二材料层位于该第一材料层上，其上定义有一元件区以及一周边区，然后形成多个牺牲层图案与多个间隙壁于该第二材料层上的该元件区内，其中每两个间隙壁位于各该牺牲层图案的两侧，接着进行一第一蚀刻步骤，移除该牺牲层图案，再进行一第二蚀刻步骤，移除部分该第二材料层，且曝露部分该元件区的该第一材料层，以及进行一第三蚀刻步骤，移除该元件区内的部分该第一材料层，以于该第一材料层中形成多个第一凹槽。
- 一种利用紫外激光加工干法刻蚀中硬掩膜板的方法-201910054320.8
- 陈云;丁树权;李力一;陈新;高健;刘强;汪正平;张胜辉 - 广东工业大学
- 2019-01-21 - 2019-10-01 - H01L21/033
- 一种利用紫外激光加工干法刻蚀中硬掩膜板的方法，通过利用紫外激光直接将图案化的光刻胶转化为具有目标设计图案的石墨烯，在采用干法刻蚀或氧气等离子刻蚀去除未完全转化的有机物，将剩余的转化后图案化石墨烯作为干法刻蚀的掩膜版。本发明能有效解决刻蚀中传统光刻胶不稳定的问题，提高掩膜版的抗刻蚀抗力，极大地减小了掩膜版在干法刻蚀中变形、图案崩塌等问题，从而满足高精度、高深宽比刻蚀的需求。
- 蚀刻工艺中精确控制膜层厚度的方法和设备-201910584723.3
- 李丹;高英哲;张文福;刘家桦;叶日铨 - 德淮半导体有限公司
- 2019-07-01 - 2019-09-27 - H01L21/033
- 该发明涉及一种蚀刻工艺中精确控制膜层厚度的方法和设备，其中所述蚀刻工艺中精确控制膜层厚度的方法包括以下步骤：量测待蚀刻的晶圆的膜层厚度；将所述晶圆放入蚀刻溶液；实时检测蚀刻溶液比重，并根据蚀刻溶液的实时比重确定蚀刻时长，以达到对膜层的蚀刻厚度要求。本发明的蚀刻工艺中精确控制膜层厚度的方法和设备通过实时检测溶液的比重，来确定具体的蚀刻时长，实时对工艺时间进行修正，从而达到对蚀刻量的精准控制，防止对多批晶圆进行蚀刻时，不同批次间的晶圆蚀刻后具有较大的膜层厚度差异，提升制程能力。
- 一种易去胶的高能离子注入多层掩膜的制备方法-201710776706.0
- 施长治 - 中国科学院上海技术物理研究所
- 2017-09-01 - 2019-09-27 - H01L21/033
- 本发明公开了一种易去胶的高能离子注入多层掩膜的制备方法。所述的多层掩膜为一种具有翼缘式横截面的光致抗蚀剂多层掩膜。该掩膜的制作工艺在注入阻挡层上制备一层牺牲过渡层介质膜，然后在该过渡介质膜上制作图形化的光致抗蚀剂掩膜。采用湿法腐蚀或湿法腐蚀辅助的等离子体干法刻蚀，以光致抗蚀剂图形为掩膜，腐蚀牺牲过渡层，通过控制腐蚀速率和时间，使牺牲过渡层图形边缘相对于光致抗蚀剂掩膜缩进固定宽度，制备出具有翼缘式侧壁结构的三层复合掩膜。本发明的复合掩膜可以避免高能离子轰击下光致抗蚀剂掩膜边缘变性所导致的去胶困难，常规的去胶液浸泡即可完全去除光致抗蚀剂掩膜，避免了擦拭芯片表面带来的机械损伤，提高了芯片的表面质量。
- 用于半导体制程的方法-201811480549.X
- 张添舜;聂俊峰;张惠政 - 台湾积体电路制造股份有限公司
- 2018-12-05 - 2019-09-24 - H01L21/033
- 此处所述的实施例一般关于在半导体制程中，用于图案化结构的遮罩其形成方法。在一实施例中，形成介电层于基板上。形成遮罩于介电层上。形成遮罩的步骤包括沉积第一层于介电层上；在第一布植制程中以第一能量将掺质物种布植穿过图案化材料至第一层中；在第一布植制程之后，在第二布植制程中以第二能量将掺质物种布植穿过图案化材料至第一层中，且第二能量大于第一能量；以及形成遮罩的遮罩部分，包括选择性移除第一层其未布植掺质物种的部分。
- 用于封装有机发光二极管的方法和设备-201780068134.9
- K·S·洛;C·L·史蒂文斯;十岛正人 - 奥博泰克LT太阳能公司
- 2017-11-03 - 2019-09-20 - H01L21/033
- 一种基材，包括多个OLED，每个OLED具有导体层。在OLED上形成涂层，该涂层包括在OLED结构上和至少部分在每个接触层上形成的第一无机层、在第一无机层上的缓冲层、在缓冲层上的第二无机层，其中缓冲层包括与第一无机层接触的第一无机界面层、与第二无机层接触的第二无机界面层、以及夹在第一和第二无机界面层之间的有机层。
- 形成图案的方法-201610590257.6
- 周国耀 - 美光科技公司
- 2016-07-25 - 2019-08-30 - H01L21/033
- 本发明涉及一种形成图案的方法。首先，提供一衬底，并于衬底上形成目标层以及硬掩膜层，再于硬掩膜层上形成多数个第一抗蚀图案，然后，进行斜角离子注入工艺，于相邻两个第一抗蚀图案间的硬掩膜层中形成第一掺杂区及第二掺杂区，之后移除第一抗蚀图案，再于硬掩膜层上涂布定向自组装材料层，然后对定向自组装材料层进行自组装过程，于定向自组装材料层中形成重复排列的嵌段共聚物图案，再从定向自组装材料层中移除不需要的部分，于硬掩膜层上形成第二抗蚀图案，然后将第二抗蚀图案转移到硬掩膜层，形成第三抗蚀图案，最后通过第三抗蚀图案蚀刻目标层。
- 精细线条制备方法-201210395105.2
- 孟令款;李春龙;贺晓彬 - 中国科学院微电子研究所
- 2012-10-17 - 2019-08-06 - H01L21/033
- 本发明公开了一种精细线条制备方法，包括：在衬底上形成结构材料层和硬掩模层；在硬掩模层上形成电子束光刻胶，执行电子束曝光形成电子束光刻胶图形；以电子束光刻胶图形为掩模，刻蚀形成硬掩模图形；以硬掩模图形为掩模，刻蚀结构材料层，形成所需要的精细线条。依照本发明的方法，采用材质不同的多层硬掩模层并且合理调整刻蚀反应条件，防止了电子束光刻胶侧壁粗糙度传递到下层的结构材料层，有效降低了线条的粗糙度，提高了工艺的稳定性，降低了器件性能的波动变化。
- 具有微图案的半导体衬底结构-201821685830.2
- 高玮 - 长鑫存储技术有限公司
- 2018-10-17 - 2019-08-06 - H01L21/033
- 本申请公开了一种具有微图案的半导体衬底结构，包括：半导体衬底，包括数组区域和周边区域；形成于所述半导体衬底表面的目标层；形成于所述目标层的微图案，所述微图案包括数组微图案和周边微图案。
- 接触孔形成方法-201610719050.4
- J·K·朴;P·D·胡斯泰特 - 罗门哈斯电子材料有限责任公司;陶氏环球技术有限责任公司
- 2016-08-24 - 2019-07-16 - H01L21/033
- 形成接触孔的方法包含∶(a)在待图案化的层上设置包含多个柱图案的衬底；(b)在所述柱图案和所述待图案化的层上形成硬掩模层；(c)在所述硬掩模层上涂布图案处理组合物，其中所述图案处理组合物包含含有反应性表面附接基团的聚合物和溶剂；以及任选地烘烤所述衬底；其中所述聚合物变得键结于所述硬掩模层以在所述硬掩模层上形成聚合物层；以及(d)用包含溶剂的冲洗试剂处理所述衬底以去除残余的未结合的所述聚合物，从而形成安置于多个周围柱图案之间的第一孔。所述方法从涂布所述图案处理组合物到用所述溶剂处理所述衬底，避免使所述聚合物曝露于活化辐射。还提供了图案处理组合物和通过所述方法形成的电子装置。本发明尤其适用于制造提供高分辨率接触孔图案的半导体装置。
- 一种半导体结构的形成方法-201910313976.7
- 赵健;徐友峰 - 上海华力微电子有限公司
- 2019-04-18 - 2019-06-28 - H01L21/033
- 本发明公开了一种半导体结构的形成方法，包括：在衬底上形成有芯模层及覆盖所述芯模层的牺牲层，刻蚀所述牺牲层及所述芯模层以形成图形化的牺牲层及图形化的芯模层，采用选择性刻蚀工艺对所述图形化的芯模层的侧壁进行选择性刻蚀，以对所述图形化的芯模层执行细化处理，最后去除所述图形化的牺牲层。在去除芯模顶部的牺牲层后，可形成侧壁垂直于晶圆表面的顶部为直角的芯模形貌，有利于后续侧墙和刻蚀工艺的作业，极大的改善了后续的双重图形刻蚀工艺窗口。
- 掩模图案的制作方法-201710248133.4
- 陈立强;李甫哲;郭明峰;朱贤士;王程钰;庄于臻 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2017-04-17 - 2019-06-28 - H01L21/033
- 本发明公开一种掩模图案的制作方法，先在基底上形成多个掩模，在掩模之间分别定义出至少一较宽沟槽和一较窄沟槽，接着形成一掩模材料填入较宽沟槽和较窄沟槽，在较宽沟槽正上方的掩模材料上表面较在较窄沟槽正上方的掩模材料上表面低，然后在较宽沟槽正上方的掩模材料上设置光致抗蚀剂，然后蚀刻掩模材料，在蚀刻的同时上表面较低的掩模材料被保护。
- 形成用于进行间隔物界定图案化的竖直间隔物的方法-201811473050.6
- 智广久保田;须佐吉雄 - ASMIP控股有限公司
- 2018-12-04 - 2019-06-11 - H01L21/033
- 一种形成用于间隔物界定多重图案化的竖直间隔物的方法，其包括：在模板上沉积具有第一膜应力的第一共形图案转移膜，并且连续地沉积具有第二膜应力的第二共形图案转移膜；对所述模板中除芯材料和所述第一图案转移膜和所述第二图案转移膜的竖直部分以外的部分进行干式蚀刻以形成竖直间隔物；以及对所述芯材料进行干式蚀刻，从而在所述竖直间隔物之间形成空白空间，其中通过调整所述第一图案转移膜与所述第二图案转移膜之间的膜应力差异，调整所述间隔物的倾斜角度。
- 电极结构的制备方法、电极结构、薄膜晶体管及显示装置-201710283100.3
- 王久石;曹占锋;姚琪;吕志军 - 京东方科技集团股份有限公司
- 2017-04-26 - 2019-06-04 - H01L21/033
- 本发明公开了一种电极结构的制备方法、电极结构、薄膜晶体管及显示装置，包括：在衬底基板上依次形成金属薄膜层、多晶硅薄膜和光阻层；对光阻层进行曝光显影，形成光阻层的图形；保留光阻层的图形下方对应的多晶硅薄膜，去除剩余其他区域的多晶硅薄膜；以光阻层的图形为掩膜采用湿法刻蚀方法对金属薄膜层进行构图形成金属电极的图形；去除光阻层的图形。在金属薄膜层上形成光阻层之前在金属薄膜层上形成了多晶硅薄膜，由于该多晶硅薄膜的表面凹凸不平，因此可以增加光阻层与金属薄膜层表面的粘附力，从而在以光阻层的图形为掩膜，采用湿法刻蚀方法对金属薄膜层进行构图时，光阻层不容易从金属薄膜层的表面脱落，保证了刻蚀工艺的顺利进行。
- 半导体结构的形成方法-201811251230.X
- 黄世钧;叶雅雯;赖建文;林纬良;张雅惠;严永松;刘如淦;林进祥;沈育佃 - 台湾积体电路制造股份有限公司
- 2018-10-25 - 2019-05-28 - H01L21/033
- 方法沉积材料于基板上的隆起结构的一侧壁(而非两侧壁)上，且方法包括倾斜基板的法线以偏离沉积材料源，或倾斜沉积材料源以偏离基板法线。方法的实施方式可为等离子体增强化学气相沉积技术。
- 半导体结构的形成方法-201410736243.1
- 张海洋;张城龙 - 中芯国际集成电路制造(上海)有限公司
- 2014-12-04 - 2019-05-28 - H01L21/033
- 一种半导体结构的形成方法，包括：提供基底；在所述基底上形成初始掩膜层；对所述初始掩膜层进行掺杂处理，将初始掩膜层转化为掺杂掩膜层；在所述掺杂掩膜层表面形成具有第一开口的第一图形层；以所述第一图形层为掩膜，采用干法刻蚀工艺沿第一开口刻蚀所述掺杂掩膜层，形成贯穿掺杂掩膜层的第二开口，且所述干法刻蚀工艺对掺杂掩膜层的刻蚀速率大于对初始掩膜层的刻蚀速率；去除所述第一图形层。本发明干法刻蚀工艺对掺杂掩膜层的刻蚀速率大于对初始掩膜层的刻蚀速率，因此无需形成有机分布层，避免有机分布层材料残留问题，提高初始掩膜层以及第二开口的洁净度，提高形成的半导体结构良率。
- 半导体器件-201821515238.8
- 高玮 - 长鑫存储技术有限公司
- 2018-09-17 - 2019-04-23 - H01L21/033
- 本实用新型提供一种半导体器件，包括基底、在基底上设置的硬掩膜层及在硬掩膜层上设置的第一牺牲层，在第一牺牲层形成有微图案。本实用新型提高了半导体器件的套刻精度，避免了接触电阻和寄生电容问题的产生，大大提高了产品成品率，同时本实用新型产品结构简单，成本低。
- 形成半导体装置的制造方法与图案化方法-201510849557.7
- 杨建勳;陈昭成;陈建豪;李俊鸿;陈德芳 - 台湾积体电路制造股份有限公司
- 2015-11-27 - 2019-04-12 - H01L21/033
- 本发明公开一种形成半导体装置的方法及多种图案化半导体装置的方法。一实施例为一种形成半导体装置的方法，此方法包括：图案化半导体装置层上方所安置的心轴层以形成心轴；使用第一材料在心轴的侧壁上形成第一组间隔垫；选择性移除第一组间隔垫之间所安置的心轴。方法进一步包括：在移除心轴后，使用第一组间隔垫作为第一组心轴，使用第二材料在第一组心轴的侧壁上形成第二组间隔垫，第二材料具有的蚀刻选择性与第一材料的蚀刻选择性不同，第二组间隔垫具有实质平坦的顶表面；及选择性移除第二组间隔垫之间所安置的第一组心轴。此制造方法与图案化方法，执行不同间隔垫图案化工艺的多次叠代，且仍维持足够的遮罩用于下层的后续蚀刻。
- 一种晶片刻蚀方法-201811480465.6
- 丁佳;王毅 - 扬州扬杰电子科技股份有限公司
- 2018-12-05 - 2019-04-05 - H01L21/033
- 一种晶片刻蚀方法。涉及二极管加工工艺领域。提出了一种逻辑清晰、步骤有序且操作方便，可有效避免反应副产物对晶片质量产生影响的晶片刻蚀方法。本发明中创新的使用氧化层而不是光刻胶层作为阻挡层，从而显著降低了刻蚀的深宽比，使得刻蚀的难度以及刻蚀的时间均大幅得到了大幅的缩短。同时，由于刻蚀过程无光刻胶的存在，因此也将不存在刻蚀聚合物和光刻胶相互作用；从而一方面，有效避免了反应副产物掉落到产品上，影响产品品质的问题；另一发明，也使得刻蚀工作腔的内壁保持较长时间的清洁状态，延长了清洁周期，降低了设备维护成本。本发明从整体上具有着逻辑清晰、步骤有序、操作方便以及产品品质好、加工成本低等优点。
- 半导体加工装置-201821552163.0
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-09-21 - 2019-04-05 - H01L21/033
- 本实用新型公开一种半导体加工装置，其包括：腔体，包括内腔，所述内腔具有侧壁和顶壁；第一流道，位于所述侧壁外，所述第一流道还具有出气孔；多个排气孔，位于所述侧壁上，用于连通所述内腔与所述第一流道；以及进气口，位于所述顶壁的中部，连通所述内腔；载物平台，设置在所述腔体内；其中，多个所述排气孔沿着所述第一流道排列，随着所述排气孔到所述出气孔的距离的增长，所述排气孔的孔径具有增长的趋势。采用这种半导体加工装置来制作薄膜，则硅片上薄膜的局部应力的方向均趋于背离硅片的圆心。
- 用于通过线端缩减切割部件的光刻技术-201510960940.X
- 严永松;陈俊光;高克斌;谢艮轩;刘如淦 - 台湾积体电路制造股份有限公司
- 2015-12-18 - 2019-04-02 - H01L21/033
- 提供了图案化诸如集成电路工件的工件的技术。在示例性的实施例中，所述方法包括接收指定将在工件上形成的多个部件的数据集。基于多个部件的第一组部件实施工件的硬掩模的第一图案化，并将第一间隔件材料沉积在图案化硬掩模的侧壁上。基于第二组部件实施第二图案化，并将第二间隔件材料沉积在第一间隔件材料的侧壁上。基于第三组部件实施第三图案化。使用由图案化的硬掩模层、第一间隔件材料或第二间隔件材料中的至少一个的剩余部分限定的图案选择性加工工件的部分。本发明实施例涉及用于通过线端缩减切割部件的光刻技术。
- 半导体器件及其制备方法-201810111778.8
- 不公告发明人 - 长鑫存储技术有限公司
- 2017-04-18 - 2019-03-26 - H01L21/033
- 本发明揭示了一种半导体器件及其制备方法，包括：提供一衬底，所述衬底具有多个第一区域以及多个第二区域；在所述衬底上形成多个第一图案，所述第一图案位于所述第一区域上，所述第一图案具有一显露所述第二区域的缺口；在所述衬底上形成一第一调整层；在所述第一调整层上形成一第二调整层，所述第二调整层填补所述缺口；去除所述第一图案上方的第二调整层残留的所述第二调整层与所述第二调整层下方的所述第一调整层共同形成为多个第二图案；去除在所述第一图案与所述第二图案之间的所述第一调整层，在所述第一图案和第二图案之间形成间隙，所述间隙的宽度小于所述第一图案之间的距离，有利于实现小尺寸图案的制备。
- 电容孔的制备过程中的叠层结构层及电容孔结构-201820845358.8
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-06-01 - 2019-03-08 - H01L21/033
- 本实用新型提供一种半导体存储器电容孔的制备过程中的叠层结构层及电容孔结构，叠层结构层包括：半导体衬底；辅助叠层结构层，包括刻蚀停止层及至少一层介质层和至少一层支撑层；图形化的多晶硅层，形成于叠层结构层表面，包括若干个沿第一方向平行间隔排布的第一间距倍增单元及若干个沿第二方向平行间隔排布的第二间距倍增单元，第二方向与第一方向间具有相交角度，相邻第一间距倍增单元间产生第一间隙，相邻第二间距倍增单元间产生第二间隙。本实用新型利用两个方向分别形成侧壁层进行图形加倍达到图形微缩，控制双方向的尺寸，达到良好的均匀性，通过刻蚀工艺以及刻蚀设备等改进，克服了电容尺寸缺陷，对结构层进行改进，达到更好的选择比。
- 半导体器件及其形成方法-201710790571.3
- 张海洋;常荣耀 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2017-09-05 - 2019-03-05 - H01L21/033
- 一种半导体器件及其形成方法，方法包括：在底掩膜材料层第一区上形成分立的顶掩膜结构，顶掩膜结构包括顶掩膜层，顶掩膜结构还延伸至边缘区的部分表面；以顶掩膜结构为掩膜，对底掩膜材料层的边缘区以及第三区进行改性处理，在底掩膜材料层的边缘区以及第三区中形成改性层；去除改性层，在底掩膜材料层的边缘区中以及第三区中形成凹槽，且使底掩膜材料层第一区和中间区形成位于相邻凹槽之间的底掩膜层。所述方法简化了图形化的工艺过程。
- 半导体器件及其形成方法-201710701851.2
- 张海洋;王彦;蒋鑫 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2017-08-16 - 2019-03-01 - H01L21/033
- 一种半导体器件及其形成方法，其中方法包括：提供待刻蚀材料层；在所述待刻蚀材料层上形成多个分立的牺牲层；在所述牺牲层的两侧侧壁形成第一初始侧墙，第一初始侧墙包括第一底区和位于第一底区上的第一顶区；形成第一初始侧墙后，去除牺牲层；去除牺牲层后，刻蚀去除第一顶区，使第一底区形成第一侧墙；在第一侧墙的两侧侧壁形成第二侧墙；形成第二侧墙后，去除第一侧墙；去除第一侧墙后，以所述第二侧墙为掩膜刻蚀待刻蚀材料层。所述方法使半导体器件中图案的性能提高。
- 制造掩模层-201810941195.8
- 曾文德;J-F·德马尔内夫 - IMEC非营利协会
- 2018-08-17 - 2019-03-01 - H01L21/033
- 在第一方面，本发明涉及用于制造掩模层的方法，所述方法包括：a.提供其上具有图案化层(400)的基材(100,200,300)，该图案化层(400)包括至少一个开口(500)，该开口(500)暴露基材(100,200,300)并具有宽度，以及b.用金属或陶瓷材料相对于基材(100,200,300)选择性地渗透图案化层(400)；其中，步骤b进行到这样的程度，使得宽度(w)减小至少20％，优选至少35％，更优选至少50％。
- 用于掩蔽含氧化硅的表面的方法-201480020436.5
- F.莱尔默 - 罗伯特·博世有限公司
- 2014-03-18 - 2019-02-12 - H01L21/033
- 本发明涉及用于掩蔽表面的方法，特别是包含氧化硅、铝或硅的表面，所述方法包括以下方法步骤：a)提供具有待掩蔽的表面的基材，特别是具有包含氧化硅、铝或硅的表面的基材；和b)通过在所述表面上局部选择性地形成胶态氧化硅，产生确定的掩蔽图型。相对于多数蚀刻介质，例如特别相对于氢氟酸，上述方法使得可按简单且成本有利的方式实现极其稳定的掩蔽，从而通过例如蚀刻过程实现最高准确度的和确定的结构。本发明进一步涉及电子组件，以及涉及胶态氧化硅用于局部选择性地掩蔽待处理的表面的用途。
- 结合真空的硬掩模工艺和装置-201810783756.6
- 杰弗里·马克斯;理查德·A·戈奇奥;丹尼斯·M·豪斯曼;阿德里安·拉瓦伊;托马斯·尼斯利;斯利士·K·雷迪;巴德里·N·瓦拉达拉简;阿尔图尔·科利奇;乔治·安德鲁·安东内利 - 朗姆研究公司
- 2015-02-02 - 2019-01-15 - H01L21/033
- 本发明涉及结合真空的硬掩模工艺和装置，具体而言，用于形成金属硬掩模的结合真空的无光致抗蚀剂的方法和装置可以提供低于30纳米图案的分辨率。在半导体衬底上沉积对图案化剂敏感的含金属(例如，金属盐或有机金属化合物)膜。含金属膜然后通过在真空环境下暴露于图案化剂而被直接图案化(即，不使用光致抗蚀剂)，从而形成所述金属掩模。例如，所述含金属膜是感光性的，图案化使用低于30nm波长的光的光刻(诸如EUV光刻)来进行。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
