[发明专利]半导体存储器件及其驱动方法有效
申请号: | 201210125484.3 | 申请日: | 2012-04-26 |
公开(公告)号: | CN103093801B | 公开(公告)日: | 2017-06-27 |
发明(设计)人: | 尹载雄 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | G11C7/12 | 分类号: | G11C7/12 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙)11363 | 代理人: | 郭放,许伟群 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种在全局数据线中使用终结方案的半导体存储器件包括全局数据线和数据线驱动单元。全局数据线在接口区与各自具有存储体的多个核心区之间传送数据。数据线驱动单元被设置在每个核心区中,且在数据传送操作中响应于数据而驱动数据全局线。数据线驱动单元在终结操作中将全局数据线设定为终结电压电平。 | ||
搜索关键词: | 半导体 存储 器件 及其 驱动 方法 | ||
【主权项】:
一种半导体存储器件,包括:全局数据线,所述全局数据线被配置成在接口区与多个核心区之间传送数据,所述多个核心区每个都具有存储体;以及数据线驱动单元,所述数据线驱动单元布置在所述核心区中的每个中,且被配置成在数据传送操作中响应于数据而驱动所述全局数据线以及在终结操作中将所述全局数据线设定在终结电压电平,其中,所述数据线驱动单元包括:选择性传送单元,所述选择性传送单元被配置成:当终结控制信号被去激活时输出被选择性激活的上拉驱动控制信号或下拉驱动控制信号,当所述终结控制信号被激活时输出被激活的上拉驱动控制信号和下拉驱动控制信号;以及线驱动单元,所述线驱动单元被配置成响应于所述选择性传送单元的输出信号而驱动所述全局数据线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210125484.3/,转载请声明来源钻瓜专利网。