[发明专利]抗二倍频锁定时钟数据恢复电路

摘要

抗二倍频锁定时钟数据恢复电路，本发明具体涉及抗二倍频锁定时钟数据恢复电路。它为了解决现有的时钟数据恢复电路在相对较低的数据速率下工作时存在倍频锁定问题。本发明电路的频率环路锁定后，监测电路对时钟数据恢复电路进行监测，根据监测结果的极性即信号的高低判断出时钟数据恢复电路锁定的正确与否，进而进行相应的操作。本发明能够有效阻止时钟数据恢复电路的二倍频锁定问题，从而正确的恢复出时钟和数据。本发明还能够缩短时钟数据恢复电路的锁定时间。监测电路可以辅助频率追踪环路，完成频率追踪，进而缩短锁定时间。本发明适用于电信、光收发器、数据存储局域网以及无线网络领域。

主权项

抗二倍频锁定时钟数据恢复电路，其特征在于：它包括输入数据缓冲电路(1)、鉴相器(2)、重定时触发电路(3)、第一电压电流转换器(4)、缓冲电路(5)、压控振荡器(6)、鉴频器(7)、第二电压电流转换器(8)、第一与门(9)、第二与门(10)、第三电压电流转换器(11)、电阻R1、电阻R2、电容c1和电容c2，其中，第一与门(9)、第二与门(10)和第一电压电流转换器(4)组成监测电路；电阻R1、电阻R2、电容c1和电容c2组成低通滤波器；鉴相器(2)、缓冲电路(5)、压控振荡器(6)、低通滤波器和第一电压电流转换器(4)组成相位追踪环路；缓冲电路(5)、压控振荡器(6)、鉴频器(7)、低通滤波器和第二电压电流转换器(8)组成相频追踪环路；输入端口Data_in+和输入端口Data_in‑分别输出信号给输入数据缓冲电路(1)的一对差分电压信号输入端；输入数据缓冲电路(1)的一对差分电压信号Qa和Qan输出端与鉴相器(2)的第一对差分电压信号Qa和Qan输入端连接；鉴相器(2)共有五对差分电压信号输出和两对差分电压信号输入，鉴频器(7)共有四对差分电压信号输出和四对差分电压信号输入，重定时触发电路(3)共有两对差分电压信号输入，第一电压电流转换器(4)共有两对差分电压信号输入，第二电压电流转换器(8)共有两对差分电压信号输入，第一与门(9)共有两对差分电压信号输入，第二与门(10)共有两对差分电压信号输入，其中，鉴相器(2)的第一对差分电压信号Qb和Qbn的输出端与鉴频器(7)的第一对差分电压信号Qb和Qbn的输入端连接；鉴相器(2)的第二对差分电压信号Qd和Qdn的输出端与鉴频器(7)的第二对差分电压信号Qd和Qdn的输入端连接；鉴相器(2)的第三对差分电压信号Qf和Qfn的输出端与鉴频器(7)的第三对差分电压信号Qf和Qfn的输入端连接；鉴相器(2)的第四对差分电压信号Qc和Qcn的输出端与重定时触发电路(3)的第一对差分电压信号Qc和Qcn的输入端连接；重定时触发电路(3)的一对差分信号输出端同时与一对端口out和outn连接；鉴相器(2)的第五对差分电压信号Y和Yn的输出端与第一电压电流转换器(4)的第一对差分电压信号Y和Yn的输入端连接；鉴频器(7)的第一对差分电压信号m1和m1n输出端与第一与门(9)的第一对差分电压信号m1和m1n输入端连接；鉴频器(7)的第二对差分电压信号m2和m2n输出端同时与第二电压电流转换器(8)的第一对差分电压信号m2和m2n输入端和第二与门(10)的第一对差分电压信号m2和m2n输入端连接；鉴频器(7)的第三对差分电压信号m3和m3n输出端与第二电压电流转换器(8)的第二对差分电压信号m3和m3n输入端连接；鉴频器(7)的第四对差分电压信号m4和m4n输出端与第一与门(9)的第二对差分电压信号m4和m4n输入端连接；第一与门(9)的一对差分电压信号b和bn输出端与第二与门(10)的第二对差分电压信号b和bn输入端连接；第一与门(9)的输入信号与输出信号的逻辑关系为： m 1 n = m 1 ‾ ; m 4 n = m 4 ‾ ; m 1 ‾ · m 4 ‾ = b ; bn = b ‾ , 第二与门(10)的一对差分电压信Q和Qn输出端与第三电压电流转换器(11)的一对差分电压信Q和Qn输入端连接；第二与门(10)的输入信号与输出信号的逻辑关系为： m 2 n = m 2 ‾ ; bn = b ‾ ; b·m2＝Q； Qn = Q ‾ , 第三电压电流转换器(11)的电流信号输出端、第二电压电流转换器(8)的电流信号输出端和电阻R2的一端同时与电阻R1的一端连接；电阻R1的另一端同时与压控振荡器(6)的信号输入端、第一电压电流转换器(4)的电流信号输出端和电容C2的一端连接；电容C2的另一端接电源地；电阻R2的另一端与电容C1的一端连接；电容C1的的另一端接电源地；压控振荡器(6)的一对差分电压信号输出端与缓冲电路(5)的一对差分电压信号输入端连接；缓冲电路(5)的一对差分时钟电压信号ck和ckn输出端同时与鉴相器(2)的第二对差分时钟电压信号ck和ckn输入端、重定时触发电路(3)的第二对差分时钟电压信号ck 和ckn输入端、鉴频器(7)的第四对差分时钟电压信号ck和ckn输入端、第一电压电流转换器(4)的第二对差分时钟电压信号ck和ckn输入端和一对端口ck和ckn连接。