[发明专利]确定集成电路的接口时序的方法与其相关的机器可读媒体

摘要

一种确定集成电路的接口时序的方法与其相关的机器可读媒体，该方法包含有载入该集成电路的一电路设计档案与一时序限制档案，并依据该电路设计档案与该时序限制档案来确定出该电路设计档案的一第一接口端口；确定出该第一接口端口与该电路设计档案内的一特定电路元件之间的一第一传输路径与该第一传输路径上的一负载；依据该第一传输路径与该第一传输路径上的该负载来产生一接口电路档案；以及依据该接口电路档案来计算出该第一传输路径的一第一信号传输时间。

主权项

一种确定一集成电路的一接口时序的方法，包含有：载入所述集成电路的一电路设计档案与一时序限制档案，并依据所述电路设计档案与所述时序限制档案来确定出所述电路设计档案的一第一接口端口；确定出所述第一接口端口与所述电路设计档案内的一特定电路元件之间的一第一传输路径与所述第一传输路径上的一负载；依据所述第一传输路径与所述第一传输路径上的所述负载来产生一接口电路档案；以及依据所述接口电路档案来计算出所述第一传输路径的一第一信号传输时间，其中，确定出所述第一接口端口与所述电路设计档案内的所述特定电路元件之间的所述第一传输路径与所述第一传输路径上的所述负载的步骤包含有：从所述第一接口端口往所述电路设计档案的内部搜寻以找出第一个正反器来做为所述特定电路元件，并将耦接在所述第一接口端口与所述第一个正反器之间的路径设定为一第一候选路径；从所述第一个正反器往所述第一接口端口的方向回溯以找出耦接在所述第一接口端口与所述第一个正反器之间的路径设定为一第二候选路径；以及将所述第一候选路径与所述第二候选路径的一共同的路径设定为所述第一传输路径，以及将所述共同的路径上的负载设定为所述第一传输路径上的所述负载。