[发明专利]互补输出产生器模块有效
| 申请号： | 201380070303.4 | 申请日： | 2013-11-15 |
| 公开（公告）号： | CN104919704B | 公开（公告）日： | 2019-01-18 |
| 发明（设计）人： | S·S·斯蒂德曼;Z·伦德斯特鲁姆;C·N·格洛扎;S·D·库帕查恩;H·达尔马瓦斯克伊塔 | 申请（专利权）人： | 密克罗奇普技术公司 |
| 主分类号： | H03K5/151 | 分类号： | H03K5/151;H03K7/08 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 沈锦华 |
| 地址： | 美国亚*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种互补输出产生器COG模块，其产生由上升及下降事件源所确定的至少两个互补输出。在所述COG模块的简单配置中，所述上升及下降事件源为相同信号，所述相同信号为具有所要周期及工作循环的信号。所述COG模块将此单信号输入转换成双互补输出。所述双输出的频率及工作循环实质上匹配所述单输入信号的频率及工作循环。可在所述互补输出之间引入消隐及静带时间，且还可对所述双互补输出进行相位延迟。另外，所述COG模块可提供高达四个输出以用于控制半波及全波桥式功率应用。 | ||
| 搜索关键词： | 互补输出 工作循环 下降事件 产生器模块 单输入信号 功率应用 简单配置 全波桥式 相位延迟 信号输入 产生器 双输出 消隐 匹配 输出 引入 转换 | ||
【主权项】：
1.一种用于微控制器的互补输出产生器模块，其中所述互补输出产生器可通过所述微控制器的处理核心配置，且包括：时钟输入，其耦合到时钟源；第一电路，其接收来自所述时钟输入的时钟信号且经配置以接收多个第一输入信号，其中所述第一电路可配置以选择所述多个第一输入信号中的一者，其中所述第一电路进一步经配置以检测所选择的第一输入信号的上升边沿，并且起始与所述时钟源同步的上升边沿信号；第二电路，其接收所述时钟信号且经配置以接收多个第二输入信号，其中所述第二电路可配置以选择所述多个第二输入信号中的一者，其中所述第二电路进一步经配置以检测所选择的第二输入信号的下降边沿，并且起始与所述时钟源同步的下降边沿信号；以及第三电路，其接收所述上升边沿信号和所述下降边沿信号，且经配置以：在检测到所述上升边沿信号后即刻断言第一输出驱动信号直到检测到所述下降边沿信号为止，且经配置以在检测到所述下降边沿信号后即刻断言第二输出驱动信号直到检测到下一上升边沿信号为止。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于密克罗奇普技术公司，未经密克罗奇普技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380070303.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种资源分配方法及基站控制器
- 下一篇：一种双水相体系萃取油橄榄叶多酚的方法
- 同类专利
- 时钟生成电路-201610146047.8
- 杨天骏;林志昌;黃明杰 - 台湾积体电路制造股份有限公司
- 2016-03-15 - 2019-03-08 - H03K5/151
- 本发明的实施例提供一种时钟生成电路，包括两相不重叠时钟生成电路、反相器和延时电路。两相不重叠时钟生成电路被配置为：基于非反相时钟信号和反相时钟信号来生成第一相位时钟信号和第二相位时钟信号。在时钟周期内的第一时间段和第二时间段期间，第一相位时钟信号和第二相位时钟信号对应于相同的逻辑值。反相器被配置为基于输入时钟信号来生成反相时钟信号。延时电路被配置为基于输入时钟信号来生成非反相时钟信号。延时电路具有足以使第一时间段和第二时间段之间的差值小于预定容差的预定延时。
- 互补输出产生器模块-201380070303.4
- S·S·斯蒂德曼;Z·伦德斯特鲁姆;C·N·格洛扎;S·D·库帕查恩;H·达尔马瓦斯克伊塔 - 密克罗奇普技术公司
- 2013-11-15 - 2019-01-18 - H03K5/151
- 本发明涉及一种互补输出产生器COG模块，其产生由上升及下降事件源所确定的至少两个互补输出。在所述COG模块的简单配置中，所述上升及下降事件源为相同信号，所述相同信号为具有所要周期及工作循环的信号。所述COG模块将此单信号输入转换成双互补输出。所述双输出的频率及工作循环实质上匹配所述单输入信号的频率及工作循环。可在所述互补输出之间引入消隐及静带时间，且还可对所述双互补输出进行相位延迟。另外，所述COG模块可提供高达四个输出以用于控制半波及全波桥式功率应用。
- 差分PVT/定时偏斜容差自校正电路-201280047869.0
- C·K·权 - 高通股份有限公司
- 2012-09-30 - 2014-06-04 - H03K5/151
- 用于对由制造工艺、电压和温度（PVT）中的变动所导致的误差以及输入定时误差进行自校正的电路的系统和方法。在示例性实施例中，提供了用于改善互补逻辑电路（400）中的输出信号（410）质量的方法。用第一可变电源（Vss）来数字化启用或偏置（控制B、控制D）互补逻辑电路中的n型晶体管。用第二可变电源（Vdd）来数字化启用或偏置（控制A、控制C）互补逻辑电路中的p型晶体管，该第二可变电源提供与第一可变电源的电压不同的电压，以减轻在p型晶体管（435）和n型晶体管（440）之间的开关时间中的差异。
- 用于正交时钟信号产生的装置和方法-201310453059.1
- R·谢尔;J·肯尼;陈伟弘 - 美国亚德诺半导体公司
- 2013-09-26 - 2014-04-02 - H03K5/151
- 本发明提供用于正交时钟信号产生的装置和方法。在某些实施中，正交时钟信号产生器包括正弦整形滤波器和多相滤波器。所述正弦整形滤波器可接收输入时钟信号，如方波或矩形波，并且可对所述输入时钟信号进行滤波以产生正弦型时钟信号。此外，所述多相滤波器可使用所述正弦型时钟信号以产生同相（I）和正交相（Q）时钟信号，其可具有约九十度的相差。在某些配置中，由所述多相滤波器产生的所述同相和正交相时钟信号可被缓冲电路缓冲以产生适合使用于时钟和数据恢复（CDR）系统中的同相和正交相正弦型参考时钟信号。
- 非重叠时脉产生器-201310090090.3
- 史蒂芬·欧图;汤玛士·麦可 - 晨星软件研发（深圳）有限公司;晨星半导体股份有限公司
- 2013-03-20 - 2014-01-01 - H03K5/151
- 本发明所提供的非重叠时脉产生器包含N个串接的脉冲产生模块及一致能模块。每一脉冲产生模块具有一输入端、一致能端及一输出端，且每一脉冲产生模块的该输入端系耦接至另一脉冲产生模块的该输出端。对每一脉冲产生模块来说，当该输入端的一输入信号具有一高电压电位，该致能模块透过该致能端控制该脉冲产生模块，将该输入信号拉低为具有一低电压电位，使该输出端的一输出信号被提升为具有该高电压电位。
- 一种大扇出、低功耗双相不相干时钟驱动器-200810126330.X
- 杨栋毅 - 北京天一集成科技有限公司
- 2008-06-25 - 2009-11-25 - H03K5/151
- 本发明公开了一种大扇出、低功耗双相不相干时钟驱动器，构成包括：与输入电源相接的，一个带缓冲器的CMOS驱动器的控制电路，一个带缓冲器的交叉耦合正反馈CMOS驱动器的控制电路；与两个控制电路输出相接的两个互不相干的输出驱动电路。本发明通过采用带缓冲器的CMOS驱动器和改进的交叉耦合正反馈CMOS驱动器的巧妙组合，构成了大扇出、低功耗双相不相干时钟驱动器。经过实测，本发明的驱动器可以保证每个信号有足够的驱动能力满足电路速度要求，对电路参数和工艺制造参数不敏感，要求不高，且工作稳定，可靠性强。具有易于制作、功耗低、工作状态稳定、可靠性强的特点。
- 一种时钟产生电路及设计方法-200810056221.5
- 罗晋;张信;盛世敏;张现聚 - 北京芯慧同用微电子技术有限责任公司
- 2008-01-15 - 2009-07-22 - H03K5/151
- 本发明公开了一种时钟产生电路及设计方法，包括：构建包括与非门和反相器的输入模块，通过输入模块接收并根据输入信号生成时钟信号传送给缓冲模块和输出模块；构建包括多个反相器的缓冲模块，通过缓冲模块接收并根据时钟信号生成缓冲信号；构建包括多个反相器的输出模块，通过输出模块接收并根据时钟信号和缓冲信号缓冲输出互不交叠的时钟信号；还包括：构建包括传输门和PMOS晶体管的延时模块，通过延时模块对时钟信号进行延时，生成延时信号；其中，依次连接输入模块、缓冲模块和延时模块，延时模块生成的延时信号作为输入信号回馈给输入模块。通过本发明提高了时钟产生电路的性能，减小了芯片面积，降低了芯片生产成本。
- 专利分类
