[发明专利]存储器装置和存储器控制方法有效
| 申请号： | 201410004875.9 | 申请日： | 2014-01-06 |
| 公开（公告）号： | CN104766619B | 公开（公告）日： | 2017-07-21 |
| 发明（设计）人： | 河壬喆 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | G11C7/12 | 分类号： | G11C7/12 |
| 代理公司： | 北京三友知识产权代理有限公司11127 | 代理人： | 汤在彦 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储器装置和存储器控制方法，该存储器装置包括一存储单元阵列和一列解码器。存储单元阵列包括多条偶数本地位线和多条奇数本地位线。列解码器包括多个偶数通道晶体管和多个奇数通道晶体管。每一偶数通道晶体管的一控制端分别耦接至多条偶数选择线的单独一条，每一偶数通道晶体管的一第一端分别耦接至偶数本地位线的单独一条，而每一偶数通道晶体管的一第二端皆耦接至一偶数总体位线。每一奇数通道晶体管的一控制端分别耦接至多条奇数选择线的单独一条，每一奇数通道晶体管的一第一端分别耦接至奇数本地位线的单独一条，而每一奇数通道晶体管的一第二端皆耦接至一奇数总体位线。本发明可以有效地消除邻近存储单元之间的电容耦合效应。 | ||
| 搜索关键词： | 存储器 装置 控制 方法 | ||
【主权项】：
一种存储器装置，其特征在于，该存储器装置包括：一存储单元阵列，包括多条偶数本地位线和多条奇数本地位线；以及一列解码器，包括：多个偶数通道晶体管，其中每一所述偶数通道晶体管的一控制端分别耦接至多条偶数选择线的单独一条，每一所述偶数通道晶体管的一第一端分别耦接至所述偶数本地位线的单独一条，而每一所述偶数通道晶体管的一第二端皆耦接至一偶数总体位线；以及多个奇数通道晶体管，其中每一所述奇数通道晶体管的一控制端分别耦接至多条奇数选择线的单独一条，每一所述奇数通道晶体管的一第一端是分别耦接至所述奇数本地位线的单独一条，而每一所述奇数通道晶体管的一第二端皆耦接至一奇数总体位线；其中该偶数总体位线相异于该奇数总体位线；其中当所述偶数通道晶体管之一者被选择并使能时，其余未被选择的偶数通道晶体管皆被禁能，而所有所述奇数通道晶体管皆被使能。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410004875.9/，转载请声明来源钻瓜专利网。
