[发明专利]半导体装置的输入/输出电路和方法及具有其的系统有效
| 申请号： | 201510706557.1 | 申请日： | 2011-02-25 |
| 公开（公告）号： | CN105390161B | 公开（公告）日： | 2018-08-14 |
| 发明（设计）人： | 金光现 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C29/14 | 分类号： | G11C29/14;G11C29/56 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 俞波;许伟群 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统，所述系统包括：控制器，所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作；半导体存储装置，所述半导体存储装置以第一速度来工作；以及输入/输出装置，所述输入/输出装置连接在半导体存储装置与控制器之间，并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出，其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作，以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。 | ||
| 搜索关键词： | 半导体 装置 输入 输出 电路 方法 具有 系统 | ||
【主权项】：
1.一种半导体装置的输出电路，包括：选择信号控制单元，所述选择信号控制单元被配置为根据测试使能信号而输出第一选择信号作为第一输入线选择信号以及输出第二选择信号作为第二输入线选择信号，或者输出所述第一选择信号作为所述第二输入线选择信号以及输出所述第二选择信号作为所述第一输入线选择信号；第一多路复用单元，所述第一多路复用单元被配置为基于所述第一选择信号和所述第二选择信号而将施加至输入线的数据中的一半输出作为第一多路复用数据；以及第二多路复用单元，所述第二多路复用单元被配置为基于所述第一输入线选择信号和所述第二输入线选择信号而将施加至输入线的数据中的一半输出作为第二多路复用数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510706557.1/，转载请声明来源钻瓜专利网。
- 上一篇：具有防爆功能的消氢单元
- 下一篇：数据存储装置及其操作方法
- 同类专利
- 存储设备读错误纠错能力的测试方法、系统及存储介质-201910701429.6
- 董智敏 - 至誉科技(武汉)有限公司
- 2019-07-31 - 2019-11-12 - G11C29/14
- 本发明提供了存储设备读错误纠错能力的测试方法、系统及存储介质，属于数据存储装置的性能测试方法领域，包括：读取擦除步骤，选择并读取写入有效数据的闪存块上的所有闪存页上的数据并保存在缓存中，然后擦除该闪存块中的数据；翻转步骤，从缓存中保存的数据中挑选包含有效数据的数据页，并对该数据页中的数据位进行0‑1翻转然后保存；再写入步骤，将翻转步骤中翻转后的保存在缓存中的数据再次写入到读取擦除步骤中被擦除的数据块中；读取检验步骤，对被再次写入数据的数据块的数据进行读取检验，至少根据报错的数据位的数量大小与翻转步骤中被翻转的数据位的数量进行对比并得出对比结果，该对比结果即为该存储设备的读错误的纠错能力的测试结果。
- 半导体存储装置-201811365425.7
- 姜材锡 - 爱思开海力士有限公司
- 2018-11-16 - 2019-06-04 - G11C29/14
- 一种半导体存储装置包括测试解码选择电路。该测试解码选择电路被配置为响应于测试进入信号、测试码和激活信号来产生正常解码使能信号、冗余解码使能信号和虚设解码使能信号。
- 半导体装置的输入/输出电路和方法及具有其的系统-201510706061.4
- 金光现 - 海力士半导体有限公司
- 2011-02-25 - 2018-08-14 - G11C29/14
- 本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统，所述系统包括：控制器，所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作；半导体存储装置，所述半导体存储装置以第一速度来工作；以及输入/输出装置，所述输入/输出装置连接在半导体存储装置与控制器之间，并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出，其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作，以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。
- 半导体装置的输入/输出电路和方法及具有其的系统-201510706557.1
- 金光现 - 海力士半导体有限公司
- 2011-02-25 - 2018-08-14 - G11C29/14
- 本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统，所述系统包括：控制器，所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作；半导体存储装置，所述半导体存储装置以第一速度来工作；以及输入/输出装置，所述输入/输出装置连接在半导体存储装置与控制器之间，并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出，其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作，以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。
- 存储器的检测方法-201410006855.5
- 张若成;顾靖 - 上海华虹宏力半导体制造有限公司
- 2014-01-07 - 2017-03-29 - G11C29/14
- 一种存储器的检测方法，所述存储器包括呈M行N列排布的存储单元，M＞1，N＞1，所述存储器的检测方法包括对所述M行N列的存储单元进行第一初始化处理；在所述第一初始化处理之后，按照从第M行存储单元至第1行存储单元的顺序对所述M行N列的存储单元进行第一写操作以写入预设数据；在所述第一写操作之后，对所述M行N列的存储单元进行第一读取操作；根据所述第一读取操作的读取结果与结果阈值的比较结果获得第一读取数据；比较所述第一读取数据与所述预设数据以获得第一比较结果；根据所述第一比较结果对所述存储器进行判定操作。本发明的技术方案可以进一步减小了存储器出现写入的数据与读取的数据不相同的概率。
- 一种系统级封装结构及用于该结构的闪存裸片测试方法-201511015470.6
- 胡德才;袁涛;余方桃;黄新军;向平;姜黎 - 湖南国科微电子股份有限公司
- 2015-12-31 - 2017-03-22 - G11C29/14
- 本发明公开了一种系统级封装结构及用于该结构的闪存裸片测试方法，其中系统级封装结构包括闪存裸片、主芯片裸片和闪存控制器，还包括复用支路，复用支路包括第一管脚，数据选择器、第一数据分配器、第二管脚和第三管脚，与第三管脚相连的第四管脚；第一数据分配器与第三管脚相连，第一数据分配器的第一输出端与数据选择器的第一输入端相连，第一数据分配器的第二输出端与第一功能模块相连，第一数据分配器的选择信号输入端与可编程逻辑块相连；数据选择器的第二输入端与闪存控制器相连，数据选择器通过第二管脚与第一管脚相连，数据选择器的开关信号输入端与第五管脚相连。本发明能测试闪存裸片的全部测试功能；降低了芯片的封装成本。
- 嵌入式存储器的测试结构及方法-201310614028.X
- 冯华星;何文涛;殷明;周美娣;黄璐 - 中国科学院嘉兴微电子与系统工程中心
- 2013-11-26 - 2014-03-05 - G11C29/14
- 本发明公开了一种内嵌于SoC芯片中的嵌入式存储器的测试结构，其包括存储器内建自测试模块、系统总线和存储器内建自测试控制器。其中，存储器内建自测试模块集成了各种SRAM的测试算法，作为系统总线的主单元；存储器内建自测试控制器和SoC芯片中的SRAM阵列作为系统总线的从单元；存储器内建自测试控制器包括比较器阵列、与门、结果寄存器、第一多路选择器和第二多路选择器。本发明还提供了一种嵌入式存储器的测试方法，用于本发明的嵌入式存储器的测试结构。本发明实现了基于系统总线对SRAM阵列的并行的内建自测试，由此解决了现有技术中嵌入式存储器测试时间过长的问题，并能够极大地提高集成电路芯片测试效率。
- 延迟线结构的量测初始化路径以及执行量测初始化的方法-201210173607.0
- 亚伦·威利;马炎涛 - 南亚科技股份有限公司
- 2012-05-30 - 2013-08-14 - G11C29/14
- 本发明公开了一种决定延迟线结构的量测初始化的量测初始化路径和于延迟线结构执行量测初始化的方法。所述量测初始化路径包含前向路径、第一输出路径及第二输出路径。所述前向路径包含互相串接的多个延迟级。所述第一输出路径耦接于所述前向路径的延迟级的至少一输出，其中延迟级的至少一输出向前馈入到所述前向路径。所述第二输出路径耦接于所述前向路径的延迟级的至少一输出，其中延迟级的至少一输出向前馈入到所述前向路径。当信号经由所述量测初始化路径来传递时，所述信号会接连经由所述前向路径的延迟级、所述第一输出路径的延迟级及所述第二输出路径的延迟级来传递，以执行量测初始化。所述量测初始化路径无需离开树,以确保更佳的准确性。
- 存储装置及其测试方法-200810129037.9
- 吴祥煌;李日农 - 瑞昱半导体股份有限公司
- 2008-06-24 - 2009-12-30 - G11C29/14
- 本发明提供一种存储装置及其测试方法，可以检测两个存储器阵列间的耦合错误。该存储装置包含存储器阵列单元及测试模块。该存储器阵列单元包括值存储器阵列及屏蔽存储器阵列。该测试模块耦接至该存储器阵列单元，用以根据测试规则来产生测试模式信号至该存储器阵列单元，以执行存储器测试。其中，该测试规则包括M个用于测试该值存储器阵列的第一测试片段，及N个用于测试该屏蔽存储器阵列的第二测试片段，该M个第一测试片段与该N个第二测试片段在该测试规则中交错排列，M与N为大于或等于2的整数。
- 闪存扫描方法-200810087810.X
- 卢赛文 - 深圳市朗科科技股份有限公司
- 2008-03-21 - 2009-09-23 - G11C29/14
- 本发明提供一种闪存扫描方法，该方法包括：选择扫描等级；根据选择的扫描等级对闪存进行扫描，取得闪存中好块和坏块信息，形成扫描结果；根据选择的扫描等级输出扫描结果。通过设置的多个不同的等级扫描对不同闪存进行扫描时可以提高闪存扫描的效率。
- 实时改变运行程序的方法-200810084051.1
- 钟智渊 - 深圳市朗科科技股份有限公司
- 2008-03-21 - 2009-09-23 - G11C29/14
- 本发明公开了一种实现实时改变运行程序的方法，通过系统内的设有上层软件折主机与设有底层固件的控制器配合，实现实时调用扫描程序对闪存进行扫描，该方法包括：检测闪存，以确定闪存是否存在；根据检测结果，选择匹配的扫描程序；根据上述选择的扫描程序进行扫描，输出扫描结果。由底层固件接收主机内的扫描程序，同时底层固件使用接收到的扫描程序对闪存进行扫描，对于不同的闪存可以随时从主机中调用与之匹配的扫描程序进行扫描。可以实现灵活扫描不同的闪存，从而可以提高闪存的扫描效率。
- 闪存介质扫描方法-200810084053.0
- 卢赛文 - 深圳市朗科科技股份有限公司
- 2008-03-21 - 2009-09-23 - G11C29/14
- 本发明提供一种闪存介质扫描方法，包括步骤：对闪存介质进行擦除扫描，产生擦除扫描结果；对闪存介质进行至少一扫描周期的扫描，分别产生至少一周期扫描结果；整合擦除扫描结果和/或至少一周期扫描结果，形成最终扫描结果。本发明提供的闪存介质扫描方法能快速准确扫描闪存介质，在短时间内找出坏块并剔除，不用于后续的传统扫描过程，大大提高扫描速度又保留了传统扫描过程所具有的全面性。
- 一种提高扫描链测试覆盖率的方法和装置-200910080959.X
- 张浩 - 北京中星微电子有限公司
- 2009-03-30 - 2009-08-26 - G11C29/14
- 本发明提供了一种提高扫描链测试覆盖率的方法和装置，其中，提高扫描链测试覆盖率的方法包括：连接扫描模式下被置为零的存储器内建自测试控制信号的输入端到扫描链中的某一寄存器上；输入测试向量生成工具产生的扫描测试向量给包括所述某一寄存器的扫描链，测试组合逻辑；比较所述组合逻辑的测试响应和逻辑期望值。采用本发明提供的一种提高扫描链测试覆盖率的方法，使得存储器内建自测试控制信号在扫描链测试时可以控制，实现了存储器内建自测试逻辑在扫描模式下的可测试性，从而提高了扫描链测试的逻辑测试覆盖率，进而提高了芯片的整体测试覆盖率。
- 专利分类
