[发明专利]基于CPU和GPU的异构千核高通量处理系统及其修改方法有效
| 申请号： | 201610103506.4 | 申请日： | 2016-02-25 |
| 公开（公告）号： | CN107122162B | 公开（公告）日： | 2019-11-19 |
| 发明（设计）人： | 尹博;秦明;曾子铭 | 申请（专利权）人： | 深圳市知穹科技有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F3/06;G06F12/0846 |
| 代理公司： | 44247 深圳市康弘知识产权代理有限公司 | 代理人： | 胡朝阳;孙洁敏<国际申请>=<国际公布> |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于CPU和GPU的异构千核高通量处理系统,所述处理系统包括多个Tile计算单元，开关总线，三级融合的数据缓存器，CPU和GPU的内存接口以及动态随机存取存储器，每个Tile计算单元通过开关总线分别与三级融合的数据缓存器及CPU和GPU的内存接口连接，所述三级融合的数据缓存器及CPU和GPU的内存接口均与所述动态随机存取存储器以直接访问所述动态随机存取存储器。 | ||
| 搜索关键词： | 基于 cpu gpu 异构千核高 通量 处理 系统 及其 修改 方法 | ||
【主权项】：
1.一种基于CPU和GPU的异构千核高通量处理系统,其特征在于: 所述处理系统包括多个Tile计算单元，开关总线，三级融合的数据缓存器，CPU和GPU的内存接口以及动态随机存取存储器，每个Tile计算单元通过开关总线分别与三级融合的数据缓存器及CPU和GPU的内存接口连接，所述三级融合的数据缓存器及CPU的内存接口和GPU的内存接口均与所述动态随机存取存储器连接以直接访问所述动态随机存取存储器，其中，/n每个Tile计算单元包括多个Quart计算单元，且多个Quart计算单元之间通过高速交叉网络互连；/n每个Quart计算单元包括多个CPU计算核心单元和多个GPU计算核心单元，且具有共享的三级数据缓存器用于采用缓存一致性目录机制以缓存CPU数据块和GPU数据块，所述三级数据缓存器用于保存CPU计算核心单元的数据块和GPU计算核心单元的数据块；以及/n所述每个CPU计算核心单元和每个GPU计算核心单元具有各自独立的一级数据缓存器，所述多个CPU计算核心单元具有共享的CPU二级数据缓存器，所述多个GPU计算核心单元具有共享的GPU二级数据缓存器。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市知穹科技有限公司，未经深圳市知穹科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610103506.4/，转载请声明来源钻瓜专利网。
