[发明专利]RAM检测装置及其检测方法在审
| 申请号： | 201610244499.X | 申请日： | 2016-04-19 |
| 公开（公告）号： | CN105913878A | 公开（公告）日： | 2016-08-31 |
| 发明（设计）人： | 金国华 | 申请（专利权）人： | 深圳极智联合科技股份有限公司 |
| 主分类号： | G11C29/18 | 分类号： | G11C29/18 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518103 广东省深圳市宝安区福永*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种RAM检测装置。所述RAM检测装置包括FPGA，用于根据算法逻辑检测待检测的RAM，所述FPGA包括BRAM；ROM，用于存储所述FPGA算法逻辑；显示器，用于显示所述RAM的检测结果；电源，用于提供测试所需电压；DC/DC转换器，与所述电源电连接，用于调节检测所述RAM所需电压；RAM夹具，用于装夹RAM。与相关技术相比，本发明提供的RAM检测装置，可快速检测RAM的故障，且可快速定位和固定所述RAM。本发明还提供一种RAM检测装置的检测方法。 | ||
| 搜索关键词： | ram 检测 装置 及其 方法 | ||
【主权项】：
一种RAM检测装置，其特征在于，包括：FPGA，用于根据算法逻辑检测待检测的RAM，所述FPGA包括BRAM；ROM，用于存储所述FPGA算法逻辑；显示器，用于显示所述RAM的检测结果；电源，用于提供测试所需电压；DC/DC转换器，与所述电源电连接，用于调节检测所述RAM所需电压；RAM夹具，用于装夹所述RAM，所述RAM夹具包括测试底座、与所述测试底座相对设置的测试卡座和设于所述测试卡座远离所述测试底座一侧的固定压板，所述RAM夹具还包括设置于所述测试底座和所述固定压板之间的第一限位框及设置于所述测试卡座的第二限位框，所述测试底座包括底座本体和设于所述底座本体的多个间隔设置的第一测试触点，所述测试卡座包括卡座本体和设于所述卡座本体的分别与所述第一测试触点正对设置的多个第二测试触点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳极智联合科技股份有限公司，未经深圳极智联合科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610244499.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种可自动清灰的螺旋式生物质落渣装置
- 下一篇：使用辊式炉排的立式垃圾焚烧炉
- 同类专利
- 适用于各类周期性测试算法的存储器内建自测试电路-201610795123.8
- 李鸿雁;郭建华 - 上海华力微电子有限公司
- 2016-08-31 - 2019-10-25 - G11C29/18
- 一种适用于各类周期性测试算法的存储器内建自测试电路，其组成模块包括：内建自测试控制单元、时钟控制信号产生器、地址产生器、数据产生器、数据比较器、可选延时单元、及多个控制寄存器；控制寄存器包括：地址扫描寄存器、算法元素寄存器、算法操作寄存器、数据寄存器及延时寄存器；内建自测试控制单元控制其他各模块协同工作，时钟控制信号产生器、地址产生器、数据产生器分别生成存储器运行所需的时钟控制信号、地址信号以及数据信号，数据比较器判断存储器读取数据正确性并将结果反馈给内建自测试控制单元。通过配置各控制寄存器可实现各类常用周期性存储器测试算法；相应的命令与运作状态机设计可方便的完成对存储器的测试与问题分析工作。
- 一种测试非接触式IC卡中EEPROM cell电流的方法及装置-201610756857.5
- 武鹏;张建伟;徐艺均 - 聚辰半导体股份有限公司
- 2016-08-29 - 2019-06-25 - G11C29/18
- 本发明涉及一种测试非接触式IC卡中EEPROM cell电流的方法及装置，基于ISO‑14443协议定义测试命令cmd71，在其命令参数中定义需要测试的byte地址和bit地址；发送标准读命令cmd30并解码其命令参数，获得需要测试的page地址进行寄存；发送测试命令cmd71，通过组合page地址及byte地址和bit地址，生成需要测试cell电流的EEPROM的存储单元的地址，从而通过EEPROM的电流测试端口测试cell电流。本发明测试的装置，包括14443命令解码单元，参数解码单元，参数寄存器，参数组合单元，控制单元以及EEPROM接口控制单元。本发明基于ISO‑14443协议的命令组合，可以方便的定位需要进行测试的EEPROM的bit位置，对于测试EEPROM的cell电流有极大的帮助，具有节省时间，提高效率，准确方便等优点。
- 一种测试RAM的方法-201811307894.3
- 尹文芹;段媛媛;贾红;程显志;陈维新;韦嶔 - 西安智多晶微电子有限公司
- 2018-11-05 - 2019-03-29 - G11C29/18
- 本发明涉及一种测试RAM的方法，包括步骤：将第一数据写入待测试RAM的地址单元中，其中，第一数据包括随机数；读取所述地址单元，得到第二数据；校验第一数据和第二数据，分别得到第一校验数据和第二校验数据；比较第一校验数据与第二校验数据是否一致。本发明实施例测试RAM的方法通过采用随机数对RAM进行测试，避免了测试数据过于片面的问题，测试覆盖率高，使得RAM中的错误能够充分检测出来，更有效地检测了待测试RAM，从而提高了测试的可靠性。
- 一种反熔丝存储器自检测和自修复方法-201811345443.9
- 孙轶君 - 中国电子科技集团公司第四十七研究所
- 2018-11-13 - 2019-03-26 - G11C29/18
- 本发明涉及一种反熔丝存储器自检测和自修复方法，所述反熔丝存储器设置冗余存储单元；编程器对当前地址写入数据，进行编程操作，并在编程结束后对编程的地址进行读操作，将读取的数据通过总线送至编程器；编程器将读取的数据发送给上位机，由上位机将读取的数据与写入的数据进行比较，并将比较结果发送给编程器，如果比较结果一致，则进行下一位地址的编程操作，如果比较结果不一致，则利用冗余存储单元替换产生该结果的地址单元。本发明使用冗余结构来提高存储器电路的可靠性，实现在同一芯片内部进行了自检测和自修复，提高了电路调节的灵活性，使电路的普适性提高，降低电路的维护及使用成本。
- 一种电性地址与物理地址的对应关系的验证方法-201610620746.1
- 李桂花;罗旭;仝金雨;李品欢 - 武汉新芯集成电路制造有限公司
- 2016-08-02 - 2019-03-12 - G11C29/18
- 本发明涉及半导体制造技术领域，尤其涉及一种电性地址与物理地址的对应关系的验证方法，通过对转换的物理地址所对应的单元和位于该单元周边的单元的阈值电压进行比较来验证电性地址与物理地址的对应关系正确与否，以实现对电性地址与物理地址的对应关系的精确验证，该方法对失效模式没有严格的限定，且操作方便，快捷，从而有效提高了验证效率和成功率。
- 一种NVME固态硬盘的测试方法及装置-201811340890.5
- 王月 - 郑州云海信息技术有限公司
- 2018-11-12 - 2019-03-08 - G11C29/18
- 本发明公开了一种NVME固态硬盘的测试方法，包括如下步骤：S1、获取NVME固态硬盘对应的处理器核心；以及S2、将处理器核心与测试负载进行绑定并运行测试。本发明还公开了一种NVME固态硬盘的测试装置。本发明提出的NVME固态硬盘的测试方法及装置可以将NVME固态硬盘随机读写性能测试的结果提升。
- 一种面向指令存储器的可靠性评估方法-201610286196.4
- 陈庆宇;马徐瀚;赵坤鹏;曹天娇;段青亚;吴龙胜 - 中国航天科技集团公司第九研究院第七七一研究所
- 2016-05-03 - 2018-12-25 - G11C29/18
- 本发明提供一种面向指令存储器的可靠性评估方法，通过统计和分析编译后应用程序中的指令类型及寻址模式，可用于各类应用程序的可靠性统计分析。本发明根据指令集体系结构ISA的定义，将指令字的二进制编码分为有效位和无效位两类，并且基于指令无效位发生翻转时不影响可靠性这一客观事实进行逐条指令的可靠性建模，定义了可靠性为未发生错误翻转，和/或所有的错误翻转皆发生在无效位中，从而在可靠性建模过程中考虑了当指令无效位发生翻转并不影响指令可靠性的客观事实，最后归一化后的程序指令可靠性进行指令存储器的MTTF评估。同时采用以应用程序中所有指令为基准对可靠性进行归一化处理，充分衡量高频指令对指令存储器MTTF的影响。
- 一种侦测闪存内电性不稳定的块的方法-201810806234.3
- 蔡定国;李庭育;庄健民;齐元辅 - 江苏华存电子科技有限公司
- 2018-07-20 - 2018-12-21 - G11C29/18
- 本发明公开了一种侦测闪存内电性不稳定的块的方法，包括控制芯片、软件程序模块和闪存芯片，控制芯片分别信号连接软件程序模块和闪存芯片，先将测试资料写入所有块的第一页，接着将所有块擦除，再将测试资料写到所有块的所有页，最后对所有块的所有页内的资料进行比对，依照结果得到坏块表；本发明原理简单，工作效率高，可以将写的页数没有超过6个页就进行擦除而会导致块写入的资料容易出错的坏块找出来。
- 并行芯片测试装置及测试方法-201810716922.0
- 刘晓伟;徐华英 - 记忆科技(深圳)有限公司
- 2018-07-03 - 2018-11-23 - G11C29/18
- 本发明涉及并行芯片测试装置及测试方法，该装置包括SOM模块以及若干个FPGA模块，若干个FPGA模块与SOM模块连接，若干个FPGA模块之间相互连接；FPGA模块与设有的测试子板连接。本发明通过设置阵列布置的若干个FPGA模块，由SOM模块控制FPGA模块，并由SOM模块下发测试信息至FPGA模块，FPGA模块将测试信息转换为所需的逻辑，并复制给其他FPGA模块以及测试子板，将逻辑分发至与之连接的测试子板，实现芯片的并行测试，以提高测试效率，满足多芯片的测试需求，降低测试成本。
- 存储器装置及用于其的测试电路-201820441972.8
- 不公告发明人 - 睿力集成电路有限公司
- 2018-03-28 - 2018-09-07 - G11C29/18
- 本实用新型至少提供一种存储器装置，其中，地址锁存器可根据块选择使能信号输出块选择控制信号；测试模式选择单元可根据测试模式选择指令信号输出测试模式选择信号；块选择单元根据模式选择信号和块选择使能信号输出块选择信号；当根据块选择信号使能第一存储模块时，第一存储模块输出第一输入输出数据；当根据块选择信号使能第二存储模块时，第二存储模块输出第二输入输出数据；当存储器根据测试模式选择信号进入第一测试模式时，输出缓存器将部分输入输出端口置于禁用状态，并将第一输入输出数据和第二输入输出数据先后从未禁用的输入输出端口输出。本实用新型的存储器装置可以减少占用测试机台的输入输出端口。
- 一种无源UHFRFID芯片存储容量的测试方法-201711126442.0
- 冀京秋;贺明;陈伯俊 - 中京复电(上海)电子科技有限公司
- 2017-11-15 - 2018-03-23 - G11C29/18
- 本发明公开了一种无源UHF RFID芯片存储容量的测试方法，包括使所述RFID标签读写器向一待测试芯片的预定存储区反复发送写入命令以反复写入一预定数据，直到所述预定存储区被写满；使所述RFID标签读写器向所述待测试芯片发送读取命令，读取所述预定存储区；对比写入数据与读取到的数据是否一致，如一致则记录读取到的数据的位数作为所述待测试芯片的预定存储区的存储容量。本发明获得了以下有益效果可对无源UHF RFID芯片的预定存储区的存储容量进行有效的测试。
- 一种MRAM芯片及其自测试方法-201610423370.5
- 戴瑾;叶力;俞华樑 - 上海磁宇信息科技有限公司
- 2016-06-15 - 2017-12-26 - G11C29/18
- 本发明提供一种MRAM芯片，包括一个或多个阵列，阵列包括由MRAM存储单元组成的存储行，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器与输入输出控制，控制电路还包括自测试控制器，每个阵列包括多个备用行，备用行用于替换具有损坏的MRAM存储单元的行。本发明还提供一种MRAM芯片的自测试方法。本发明提供的MRAM芯片及其自测试方法，通过自测试，将检测到的具有损坏的MRAM存储单元的存储行的数据存储到替换备用行中，提高了MRAM芯片的数据可靠性及使用寿命。
- 一种纯电动汽车综合信息存储装置的存储体自检装置及方法-201611207764.3
- 张涛;杨建利;周洋 - 鸿秦（北京）科技有限公司
- 2016-12-23 - 2017-06-13 - G11C29/18
- 本发明公开了一种纯电动汽车综合信息存储装置的存储体自检装置及方法，包括存储体、控制芯片和缓存SRAM，所述存储体分别通过存储体连接数据总线、存储体连接地址总线和存储体连接控制总线与控制芯片控制连接，所述缓存SRAM分别通过缓存连接数据总线、缓存连接地址总线和缓存连接控制总线与控制芯片控制连接；所述存储体的全部地址空间分成若干个被检测块。在综合信息数据存储装置刚刚开始上电时就对存储体的好坏进行检测，并且标记出发生故障的存储空间，使得综合信息数据存储装置在记录数据时能够避免将数据存储在有故障的存储体上。
- 一种DRAM晶圆测试中精确捕获失效地址的方法-201610532504.7
- 王帆;黄华 - 西安紫光国芯半导体有限公司
- 2016-07-06 - 2016-11-30 - G11C29/18
- 本发明一种DRAM晶圆测试中精确捕获失效地址的方法，包括如下步骤，步骤1，针对DRAM晶圆测试流程中的任意功能测试项，给每个功能测试项分配一个变量，变量与功能测试项一一对应；步骤2，根据测试需求，对变量在晶圆测试开始后一次性赋值，控制是否捕获对应测试项的失效地址；步骤3，在执行功能测试项并通过地址失效寄存器AFM记录对应的失效地址后，根据当前测试项以及当前测试项的前一个测试项的变量赋值状况，控制是否读取地址失效寄存器AFM中的累积失效信息，并生成临时文件；步骤4，通过对生成的临时文件之间失效地址信息的比对，剔除掉重复的信息，最终生成当前测试项的失效地址文件。
- EEPROM的测试方法-201610364123.2
- 聂纪平;何军 - 上海贝岭股份有限公司
- 2016-05-27 - 2016-10-12 - G11C29/18
- 本发明公开了一种EEPROM的测试方法，包括以下步骤：S1、对0地址写入0xAA，读取0地址的数据，判断0地址读出的数据是否为0xAA，若否则测试不合格；S2、对0地址写入0x55，读取0地址的数据，判断0地址读出的数据是否为0x55，若否则测试不合格；S3、依次读取从0地址至N地址的数据，其中N为期望的EEPROM的字节容量；S4、判断N地址读出的数据是否为0x55，若否则测试不合格；S5、对0地址写入0xFF，读取0地址的数据，判断0地址读出的数据是否为0xFF，若否则测试不合格，若是测试合格。本发明能在批量测试同容量EEPROM时及时发现混入的其他容量的EEPROM。
- RAM检测装置及其检测方法-201610244499.X
- 金国华 - 深圳极智联合科技股份有限公司
- 2016-04-19 - 2016-08-31 - G11C29/18
- 本发明提供一种RAM检测装置。所述RAM检测装置包括FPGA，用于根据算法逻辑检测待检测的RAM，所述FPGA包括BRAM；ROM，用于存储所述FPGA算法逻辑；显示器，用于显示所述RAM的检测结果；电源，用于提供测试所需电压；DC/DC转换器，与所述电源电连接，用于调节检测所述RAM所需电压；RAM夹具，用于装夹RAM。与相关技术相比，本发明提供的RAM检测装置，可快速检测RAM的故障，且可快速定位和固定所述RAM。本发明还提供一种RAM检测装置的检测方法。
- 随机存取存储器的测试方法及装置-201610072807.5
- 戴清海;卢浩;李志雄;邓恩华;吴方 - 深圳市江波龙电子有限公司
- 2016-02-02 - 2016-07-13 - G11C29/18
- 本发明适用于测试技术领域，提供了随机存取存储器的测试方法及装置，包括：按照第一地址顺序向RAM的所有地址写入第一数据；按照第二地址顺序，向所述RAM的所有地址依次执行：校验该地址的所述第一数据，之后向该地址写入第二数据，所述第一数据与所述第二数据的异或结果为1；按照第三地址顺序，向所述RAM的所有地址依次执行：校验该地址的所述第二数据，之后向该地址写入第一数据；按照第四地址顺序，向所述RAM的所有地址依次执行：校验该地址的所述第一数据。本发明在保障了故障覆盖率的前提下，尽可能地缩短了测试时间。
- 地址线测试系统及方法-201310157941.1
- 曾革新 - 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2013-04-30 - 2014-11-05 - G11C29/18
- 本发明提供一种地址线测试系统，该系统包括一系列功能模块。利用这些功能模块，该系统根据连接处理器与内存的地址线的数目n确定内存中的n个空间地址，其中每条地址线对应该n个空间地址中的一个空间地址。该系统向所述n个空间地址全部写入第一数据后，从上述n个空间地址读取数据，并判断从上述n个空间地址读取的数据是否全部为第一数据，以判断是否有地址线发生开路故障。该系统还可以通过对上述n个空间地址执行较少次数的数据读、写操作，测试出发生短路故障的地址线。本发明还提供一种地址线测试方法。
- 存储器测试方法-201110448516.9
- 刘文媛;罗弘 - 中国航空工业集团公司第六三一研究所
- 2011-12-28 - 2013-07-03 - G11C29/18
- 一种存储器测试方法，包括1)写入数据；2)读取数据；3)若待测试的存储器的地址线的位数低于或等于地址发生器ATE地址线的位数，利用地址发生器ATE将读取的数据与写入的数据是否相同来判断待测试的存储器的所有存储单元是否正常工作；若待测试的存储器的地址线的位数高于地址发生器ATE地址线的位数，将待测试的存储器的地址线的位数分为低位地址线以及高位地址线；按照固定位的递增将测试存储器的所有存储单元分块，固定位从全0增加至全1，每增加1就分为一个存储单元；低位地址线连接ATE地址发生器，由地址发生器ATE自动产生地址数据。本发明具有可有效利用ATE资源、减少测试图形编写时间以及可提高编程的效率的优点。
- 用于位单元修复的方法和装置-201110166127.7
- 林松杰;黄建程;廖唯理;许国原 - 台湾积体电路制造股份有限公司
- 2011-06-15 - 2012-03-21 - G11C29/18
- 一种方法包括从非易失性存储器中的多个存储器位单元的子集中读取数据。该数据显示出至少一个单个损坏的位单元的地址。该方法进一步包括将数据直接装入寄存器中，接收将要进行访问的数据的地址，确定接收到的地址是否是任一单个损坏的位单元；以及如果接收到的地址是任一单个损坏的位单元的地址，则访问寄存器中的数据。
- 一种存储器的自检测电路和方法-201010539842.6
- 董欣;邹杨 - 无锡中星微电子有限公司
- 2010-11-10 - 2011-04-13 - G11C29/18
- 本发明提供一种存储器的自检测电路，其中所述寄存器组中存有测试方式、地址范围、地址生成方式以及数据生成方式，所述控制信号发生器将生成的控制信号发送给所述数据生成器和地址生成器，所述数据生成器按照所述数据生成方式生成测试数据并将所述测试数据发送给所述数据比较器和测试接口，所述测试接口将所述测试数据存入存储器中，所述地址生成器根据所述地址范围和地址方式生成测试地址并将所述测试地址发送给所述地址选择器，所述地址选择器根据所述测试地址和所述存储器中的地址进行匹配，所述测试接口根据所述寄存器组中的测试方式以及测试地址从所述存储器中读取数据，所述数据比较器比较所述测试数据和从测试接口读取的数据。
- 专利分类
