[发明专利]时钟发生电路、接口电路和使用其的半导体系统在审
| 申请号： | 201610619527.1 | 申请日： | 2016-07-29 |
| 公开（公告）号： | CN107093437A | 公开（公告）日： | 2017-08-25 |
| 发明（设计）人： | 金敬勋;朴明宰;申宇烈;李圣恩;池汉圭;韩在媛 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11B20/14 | 分类号： | G11B20/14;G11C7/10;G11C17/18;H03L7/06 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙)11363 | 代理人： | 李少丹,许伟群 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 可以提供一种时钟发生电路。时钟发生电路可以包括主DLL(延迟锁相环)电路、码划分器和从DLL电路。主DLL电路可以产生具有与时钟信号的一个周期相对应的脉冲宽度的相位脉冲信号，并且可以产生与相位脉冲信号相对应的延迟控制码。码划分器可以通过对延迟控制码进行划分来产生与预定时间相对应的分延迟控制码。从DLL电路可以通过根据分延迟控制码将选通信号延迟，来产生延迟的选通信号。 | ||
| 搜索关键词： | 时钟 发生 电路 接口 使用 半导体 系统 | ||
【主权项】：
一种时钟发生电路包括：主延迟锁相环DLL电路，被配置成产生具有与时钟信号的一个周期相对应的脉冲宽度的相位脉冲信号，以及产生与相位脉冲信号相对应的延迟控制码；码划分器，被配置成通过对延迟控制码进行划分来产生与预定时间相对应的分延迟控制码；以及从DLL电路，被配置成通过根据分延迟控制码将选通信号延迟来产生延迟的选通信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610619527.1/，转载请声明来源钻瓜专利网。
- 上一篇：在多头光带驱动器中进行偏离光道数据恢复的系统和方法
- 下一篇：半导体器件
