[发明专利]用于存取动态随机存取存储器的计算系统以及相关存取方法在审
| 申请号： | 201610850031.5 | 申请日： | 2016-09-26 |
| 公开（公告）号： | CN107017017A | 公开（公告）日： | 2017-08-04 |
| 发明（设计）人： | 刘得平 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | G11C11/408 | 分类号： | G11C11/408;G11C11/409 |
| 代理公司： | 北京万慧达知识产权代理有限公司11111 | 代理人： | 白华胜,王蕊 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于存取动态随机存取存储器的计算系统以及动态随机存取存储器存取方法。该计算系统包含处理电路，在发送时钟频率切换信号之前发送早期通知信号，其中早期通知信号通知后续时钟频率切换信号的到来以及时钟频率切换信号请求改变动态随机存取存储器时钟的频率；队列，包含N个条目，其中N是正整数，且每个条目储存要被发送到动态随机存取存储器的至少一个地址与相关命令；以及动态随机存取存储器控制器，控制动态随机存取存储器的存取，其中动态随机存取存储器控制器在接收早期通知信号后降低队列的占用率到目标水平。本发明提供的用于存取动态随机存取存储器的计算系统以及动态随机存取存储器存取方法能够保证存储器系统的性能。 | ||
| 搜索关键词： | 用于 存取 动态 随机存取存储器 计算 系统 以及 相关 方法 | ||
【主权项】：
一种用于存取动态随机存取存储器的计算系统，该计算系统包含：处理电路，在发送时钟频率切换信号之前发送早期通知信号，其中该早期通知信号通知后续该时钟频率切换信号的到来以及该时钟频率切换信号请求改变动态随机存取存储器时钟的频率；队列，包含N个条目，其中N是正整数，且每个条目储存要被发送到该动态随机存取存储器的至少一个地址与相关命令；以及动态随机存取存储器控制器，控制该动态随机存取存储器的存取，其中该动态随机存取存储器控制器在接收该早期通知信号后降低该队列的占用率到目标水平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610850031.5/，转载请声明来源钻瓜专利网。
- 上一篇：热词识别
- 下一篇：电压感知适应性静态随机访问存储器写辅助电路
- 同类专利
- 一种DRAM全局字线驱动电路及其降低漏电的方法-201910508473.5
- 杜艳强;吴君;张学渊;朱光伟 - 苏州汇峰微电子有限公司
- 2019-06-13 - 2019-08-20 - G11C11/408
- 本发明公开了一种DRAM全局字线驱动电路，包括全局字线驱动模块和电源切换模块，所述的电源切换模块的输出与多个所述的全局字线驱动模块的电源输入相连，其中，所述的全局字线驱动模块包括依次连接用于驱动全局字线的地址选择下拉电路、预充电锁存电路和全局字线输出驱动电路。通过上述方式，本发明提供的DRAM全局字线驱动电路及其降低漏电的方法，结构简单，设计合理，能够有效地降低DRAM全局字线驱动电路在待机模式下的漏电，通过降低待机模式下的全局字线驱动电路的电源电压，来减小其晶体管源漏两端跨压，增大PMOS晶体管的阈值电压的绝对值，从而达到减小其漏电电流的目的。
- 半导体存储装置-201811207731.8
- 崔准佑;白昶基 - 爱思开海力士有限公司
- 2018-10-17 - 2019-06-28 - G11C11/408
- 本发明提供一种半导体存储装置，包括字线控制电路，所述字线控制电路被配置为将字线使能和禁止，其中，字线控制电路包括开关，该开关将字线与至少一个其他字线耦接以及将字线与至少一个其他字线解耦。
- 子字线驱动器和相关的半导体存储器设备-201811358044.6
- 元福渊;权赫准 - 三星电子株式会社
- 2018-11-15 - 2019-06-25 - G11C11/408
- 提供了半导体存储器设备。半导体存储器设备包括连接到第一字线的第一保持器晶体管。半导体存储器设备还包括连接到第二字线的第二保持器晶体管。第一保持器晶体管和第二保持器晶体管具有合并的沟道。在一些实施例中，第一保持器晶体管和第二保持器晶体管位于子字线驱动器中。
- 用于减少本地字线驱动器漏电的电路及方法、本地字线驱动器-201811652908.5
- 熊保玉;段会福;张颖 - 西安紫光国芯半导体有限公司
- 2018-12-29 - 2019-05-31 - G11C11/408
- 为了减少本地字线驱动器漏电，本发明提供了一种用于减少本地字线驱动器漏电的电路及方法，以及采用该电路的本地字线驱动器。本发明通过对本地字线驱动器的P管衬底电压进行控制，调节其在bank active和bank idle状态时的电压，active状态时用高电压，idle状态时用低电压，这样既不影响active时的性能，同时又减少了idle状态时的漏电流，所以能有效减少本地字线驱动器的漏电量。
- 具有对称路径的存储器字元线驱动器结构-201821503911.6
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-09-13 - 2019-04-26 - G11C11/408
- 本实用新型涉及半导体生产领域，公开了一种具有对称路径的存储器字元线驱动器结构，该驱动器结构通过设置两层或者两层以上的晶体管组合电路，并将一晶体管单独置于第一层，并使该晶体管的与两侧的字元线的连接距离为相等，而实现该晶体管与两侧字元线的连接距离相等，从而使得电流路径驱动器中的电流路径对称，有利于提高存储器的性能。
- 动态随机存取存储器及其操作方法-201711395490.X
- 李忠勋;刘献文 - 南亚科技股份有限公司
- 2017-12-21 - 2019-03-05 - G11C11/408
- 本公开提供一种动态随机存取存储器DRAM及其操作方法。该DRAM包括一存储器阵列及一控制元件。该存储器阵列包括多个字元线。所述字元线经配置以控制记忆胞。该控制元件经配置以操作所述多个字元线的至少一字元线、得到关于操作该至少一字元线的一信息、并且当该信息满足一条件时，停止维护一数据，其中该数据储存在由该至少一字元线所控制的记忆胞中。
- 熔丝烧断系统及其操作方法-201710963380.2
- 许庭硕;沈志玮 - 南亚科技股份有限公司
- 2017-10-17 - 2019-01-22 - G11C11/408
- 本公开涉及一种动态随机存取存储器DRAM的熔丝烧断系统。该熔丝烧断系统包含一熔丝元件与一映射元件。该映射元件与该熔丝元件一起整合在该DRAM中；该映射元件经配置以使能该熔丝元件并且对于该熔丝元件提供一实体位址；其中使能的该熔丝元件仅响应提供的该实体位址，对于该DRAM的一熔丝进行一熔丝烧断操作。
- 一种低漏电的本地字线驱动器控制电路及控制方法-201610202325.7
- 熊保玉;段会福 - 西安紫光国芯半导体有限公司
- 2016-03-31 - 2019-01-15 - G11C11/408
- 本发明一种低漏电的本地字线驱动器控制电路及控制方法，所述控制电路，包括依次连接用于控制本地字线驱动器的延时单元，控制电路和输出驱动器；延时单元的输入端连接主字线使能信号/字线复位使能信号，输出端连接控制电路输入端；控制电路输入端还连接主字线使能信号/字线复位使能信号和列预译码信号；输出驱动器用于驱动本地字线驱动器，其由两个P型场效应管和一个N型场效应管组成；控制电路的输出用于控制输出驱动器中N型场效应管和P型场效应管导通与关断。所述控制方法，在动态随机存储器预充电操作开始时，主字线使能信号和字线复位使能信号由高变低；本地字线驱动器N型场效应管在待机时处于线性区，其漏电电流与其过驱动电压成正比。
- 具有受控制的阻抗负载的高带宽内存应用-201680064586.5
- 孙卓文;陈勇;房炅模 - 英帆萨斯公司
- 2016-11-07 - 2018-07-31 - G11C11/408
- 一种微电子组件可包括寻址总线以及第一微电子封装和第二微电子封装，所述寻址总线包括多个信号导体，其每一者是循序地通过第一链接区域、第二链接区域、第三链接区域、和第四链接区域进行传递。所述第一微电子封装可包括第一微电子组件和第二微电子组件，并且所述第二微电子封装可包括第三微电子组件和第四微电子组件。每一个微电子组件可以经由各自的链接区域而电性耦合到所述寻址总线。在所述第一链接区域和所述第二链接区域之间的电性特征可以是在所述第二链接区域和所述第三链接区域之间的电性特征的相同的公差范围内。
- 一种差分的浮栅型DRAM存储单元及DRAM存储器-201810089388.5
- 王子欧;张立军;朱灿焰;桑胜男;马亚奇;顾昌山;佘一奇;陈泽翔 - 苏州大学
- 2018-01-30 - 2018-07-20 - G11C11/408
- 本发明公开了一种差分的浮栅型DRAM存储单元及DRAM存储器，该存储单元包括对称分布的单管浮栅动态存储单元晶体管M1和单管浮栅动态存储单元晶体管M2，所述晶体管M1和晶体管M2上接源线SL控制电路模块，所述晶体管M1和晶体管M2下接位线BL控制电路模块和灵敏放大电路模块，所述晶体管M1和晶体管M2的源极分别作为存储单元的两根源线SL1和SL2；所述晶体管M1和晶体管M2的漏极分别作为存储单元的两根位线BL1和BL2；所述晶体管M1和晶体管M2的第二层栅极作为存储单元的控制栅CG1和CG2；还包括跨接在控制栅CG1和CG2的公共端与位线BL1和BL2的公共端之间的PBTI恢复电路。本发明不仅能够提高该存储单元的读操作的可靠性和稳定性，还能减少PBTI的影响。
- 动态随机存取存储器、以及其存取方法和操作方法-201610874856.0
- 谢博伟 - 联发科技股份有限公司
- 2016-10-08 - 2018-01-05 - G11C11/408
- 本发明公开一种动态随机存取存储器、以及其存取方法和操作方法。动态随机存取存储器的存取方法包括提供对应于第一激活命令的第一存储体的第一行地址的多个部分；通过命令总线提供该第一激活命令的多个第一子命令，并通过地址总线提供关于该第一行地址的多个部分的地址信息的多个部分，其中该地址信息的每个部分包括该第一存储体的该第一行地址的单独的部分，并且该多个第一子命令的每个对应于单独的地址信息；通过该命令总线提供该第一激活命令的特定子命令，以及通过该地址总线提供关于该第一行地址的特定部分的地址信息；以及在提供该多个第一子命令后，通过该命令总线提供对应于该第一存储体的第一存取命令。
- 用于存取动态随机存取存储器的计算系统以及相关存取方法-201610850031.5
- 刘得平 - 联发科技股份有限公司
- 2016-09-26 - 2017-08-04 - G11C11/408
- 本发明提供一种用于存取动态随机存取存储器的计算系统以及动态随机存取存储器存取方法。该计算系统包含处理电路，在发送时钟频率切换信号之前发送早期通知信号，其中早期通知信号通知后续时钟频率切换信号的到来以及时钟频率切换信号请求改变动态随机存取存储器时钟的频率；队列，包含N个条目，其中N是正整数，且每个条目储存要被发送到动态随机存取存储器的至少一个地址与相关命令；以及动态随机存取存储器控制器，控制动态随机存取存储器的存取，其中动态随机存取存储器控制器在接收早期通知信号后降低队列的占用率到目标水平。本发明提供的用于存取动态随机存取存储器的计算系统以及动态随机存取存储器存取方法能够保证存储器系统的性能。
- 半导体器件和系统、命令地址建立/保持时间控制方法-201210399145.4
- 高福林 - 爱思开海力士有限公司
- 2012-10-19 - 2017-07-21 - G11C11/408
- 本发明公开了一种半导体系统、半导体器件、以及控制命令/地址信号的建立/保持时间的方法。所述半导体系统包括控制器，被配置成输出时钟使能信号、第一命令/地址信号至第三命令/地址信号、芯片选择信号、第一进入命令和第二进入命令以及退出命令，并且接收输出信号；以及半导体器件，被配置成响应于芯片选择信号和第一进入命令而锁存第一命令/地址信号和第二命令/地址信号并传送输出信号，响应于芯片选择信号和第二进入命令而锁存第一命令/地址信号和第三命令/地址信号并传送输出信号，以及响应于时钟使能信号和退出命令信号而传送由第一命令/地址信号至第三命令/地址信号产生的数据作为输出信号。
- 半导体器件和包括其的半导体系统-201610362034.4
- 李用雨;李在真;郑会权 - 爱思开海力士有限公司
- 2016-05-26 - 2017-06-16 - G11C11/408
- 一种半导体系统包括半导体器件。半导体器件根据命令/地址信号的组合来执行激活操作以储存被选择性地激活的区块的位置信息。另外，半导体器件根据命令/地址信号的组合而进入刷新操作，以响应于区块控制信号、根据储存在半导体器件中的位置信息来选择性地激活包括在存储部中的区块。
- 一种低漏电的本地字线驱动器控制电路-201620269270.7
- 熊保玉;段会福 - 西安紫光国芯半导体有限公司
- 2016-03-31 - 2016-10-19 - G11C11/408
- 本实用新型一种低漏电的本地字线驱动器控制电路，其包括依次连接用于控制本地字线驱动器的延时单元，控制电路和输出驱动器；延时单元的输入端连接主字线使能信号/字线复位信号使能，输出端连接控制电路输入端；控制电路输入端还连接主字线使能信号/字线复位信号使能和预译码信号；输出驱动器用于驱动本地字线驱动器，其由两个P型场效应管和一个N型场效应管组成；控制电路的输出用于控制输出驱动器中N型场效应管和P型场效应管导通与关断。其在动态随机存储器预冲电操作开始时，主字线使能信号和字线复位使能信号由高变低；本地字线驱动器N型场效应管在待机时处于线性区，其漏电电流与其过驱动电压成正比。
- 独立链路和体选择-201310246837.X
- 潘弘柏;吴学俊;金镇祺 - 莫塞德技术公司
- 2007-12-21 - 2013-10-23 - G11C11/408
- 本发明提供的一种存储器系统具有多个存储体和多个链路控制器。对于每一存储体，存在第一切换逻辑，用于接收用于每一链路控制器的输出，并且用于传递仅一个链路控制器的输出到所述存储体。对于每一链路控制器，存在第二切换逻辑，用于接收每一存储体的输出，并且用于传递仅一个存储体的输出到所述链路控制器。根据本发明的实施例，存在切换控制器逻辑，用于控制所述第一切换逻辑和所述第二切换逻辑二者的操作，来防止多个链路控制器对同一存储体的同时或者交迭的存取，并且用于防止由同一链路控制器对多个体的同时或者交迭存取。
- 存储器设备、存储器控制器和存储器系统-201310149357.1
- 佐藤贵彦;内田敏也;神田达哉;宫本哲生;白川晓;山本喜史;大塚龙志;高桥秀长;栗田昌德;镰田心之介;佐藤绫子 - 富士通半导体股份有限公司
- 2007-07-11 - 2013-08-21 - G11C11/408
- 本发明提供了一种存储器设备、存储器控制器和存储器系统。该存储器设备具有：具有多个存储器单位区域的存储器单元阵列，其中每个单位区域由地址选择；多个输入/输出端子；以及前两者之间的输入/输出单元。每个存储器单位区域中存储有分别与多个输入/输出端子相对应的多个字节或比特数据项，并且存储器单元阵列和输入/输出单元响应于第一操作代码，基于输入地址和字节或比特的组合信息访问存储在与输入地址相对应的第一存储器单位区域和与第一存储器单位区域相邻的第二存储器单位区域中的多个字节或比特，然后从被访问的第一和第二存储器单位区域内的多个字节或比特中，将基于组合信息的多个字节或比特的组合与多个输入/输出端子相关联。
- 存储器芯片、存储器系统以及访问存储器芯片的方法-201210169814.9
- 朴哲成;崔周善 - 三星电子株式会社
- 2012-05-28 - 2012-11-28 - G11C11/408
- 本发明提供一种存储器芯片、存储器系统以及访问该存储器芯片的方法。该存储器芯片包括衬底、第一存储单元以及第二存储单元。第一存储单元包括多个第一存储元件并且可以具有2n的第一存储容量。所述多个第一存储元件可以被配置为响应于第一选择信号而激活。第二存储单元包括多个第二存储元件并且可以具有2n+1的第二存储容量。所述多个第二存储器元件可以被配置为响应于第二选择信号而激活。
- 动态随机存取内存行命令地址的控制电路及方法-200910004238.0
- 黄郁文 - 南亚科技股份有限公司
- 2009-02-13 - 2010-08-18 - G11C11/408
- 本发明提供了一种行命令地址的控制电路，其中该行命令地址对应于一动态随机存取内存数组的一特定行，该控制电路包括一控制单元与一先进先出缓存器。该控制单元确定一第一周期数，且同步地产生一输入指针与一输出指针，其中该输出指针落后该输入指针该第一周期数。该先进先出缓存器利用该输入指针来存储该行命令地址，且利用该输出指针来输出该行命令地址。
- 用于动态随机存取存储器的字线驱动器及其驱动方法-200810094707.8
- 陈至仁 - 南亚科技股份有限公司
- 2008-05-04 - 2009-11-04 - G11C11/408
- 本发明涉及用于动态随机存取存储器的字线驱动器及其驱动方法，所述字线驱动器包含多路复用器、反相器和晶体管开关。所述多路复用器的一端连接到字线充电电压，另一端连接到外部电压，其中所述外部电压小于所述字线充电电压，且初始输出所述外部电压。所述反相器的输出端连接到所述多路复用器的选择线，其输入端电气连接到所述多路复用器的输出端。所述晶体管开关的一端连接到所述反相器的输入端，另一端连接到所述字线。
- 一种实现SDRAM查表的方法、装置及网络设备-200910083339.1
- 林涛;杜文华;梁军;洪荣峰;杨雄;彭晓澎 - 华为技术有限公司
- 2009-04-30 - 2009-10-21 - G11C11/408
- 一种实现SDRAM查表的方法，包括：根据查表请求确定该查表请求对应的待操作块bank，所述待操作块bank存储所述查表请求中的待查表项且当前允许执行查表操作；根据所述查表请求，对所述待操作bank执行查表操作。本发明实施例还提供了一种实现SDRAM查表的装置和网络设备。由于确定的待操作bank是当前允许执行查表操作的bank，无需在读取FIFO中的查表请求时采取轮询机制，因此增加了查表操作的灵活性，且提高了查表性能。
- 存取存储器芯片的方法-200810080477.X
- 叶志晖 - 南亚科技股份有限公司
- 2008-02-19 - 2009-08-26 - G11C11/408
- 本发明提供一种存取一存储器芯片的方法，其包含有：于该存储器芯片设置多个第一输入接脚与多个第二输入接脚；将多个列地址讯号分别输入该多个第一输入接脚，其中每一个列地址讯号的一列地址命令分组的长度为一频率讯号的多个频率周期，且该列地址命令分组包含有多个列输入命令；以及将多个行地址讯号分别输入至该多个第二输入接脚，其中每一个行地址讯号的一行地址命令分组的长度为该频率讯号的多个频率周期，且该行地址命令分组包含有多个行输入命令。
- 专利分类
