[发明专利]一种基于ceph的存储交互装置及存储系统在审
| 申请号： | 201610944980.X | 申请日： | 2016-11-02 |
| 公开（公告）号： | CN106649141A | 公开（公告）日： | 2017-05-10 |
| 发明（设计）人： | 刘斌 | 申请（专利权）人： | 郑州云海信息技术有限公司 |
| 主分类号： | G06F12/0844 | 分类号： | G06F12/0844;G06F12/0877 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 罗满 |
| 地址： | 450018 河南省郑州市*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于ceph的存储交互装置，包括若干个RBD卷、分别与若干个客户端一一对应的若干个RBD cache；RBD cache，用于将接收到的访问请求同步至其他RBD cache；接收并依据其他RBD cache同步过来的访问请求对自身接收到的访问请求进行相应的调整，依据调整后的访问请求访问相应的RBD卷；将访问RBD卷后得到的数据返回对应的客户端。本发明避免多个客户端通过不同的RBD cache同时对一个RBD卷访问时数据不同步而报错的问题，可靠性高；本发明还公开了一种包括上述存储交互装置的存储系统。 | ||
| 搜索关键词： | 一种 基于 ceph 存储 交互 装置 存储系统 | ||
【主权项】：
一种基于ceph的存储交互装置，其特征在于，包括若干个RBD卷、分别与若干个客户端一一对应的若干个RBD cache；所述RBD cache，用于将接收到的所述访问请求同步至其他RBD cache；接收并依据其他RBD cache同步过来的访问请求对自身接收到的访问请求进行相应的调整，依据调整后的访问请求访问相应的RBD卷；将访问RBD卷后得到的数据返回对应的客户端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司，未经郑州云海信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610944980.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种数据处理方法、装置及系统
- 下一篇：椅子（HXY5）
- 同类专利
- 存储模块、具有其的存储系统及板的布置方法-201811493558.2
- 金东烨;李载浚 - 三星电子株式会社
- 2018-12-07 - 2019-08-27 - G06F12/0844
- 本发明涉及一种存储模块、具有其的存储系统及板的布置方法。该存储模块包括模块板和布置在模块板的至少一个外表面上的多个半导体存储器件，模块板包括第一数据通路和第二数据通路以及多个层，第一数据通路和第二数据通路被配置为分别通过在模块板外部彼此相邻布置的第一数据线和第二数据线传输第一数据和第二数据，所述多个层包括穿过其的第一数据通路和第二数据通路。所述多个层包括彼此相邻的第一层和第二层。模块板包括在第一层中从第一数据通路朝向第二数据通路延伸且不连接到第二数据通路的第一数据通路翼以及在第二层中从第二数据通路朝向第一数据通路延伸且不连接到第一数据通路以重叠第一数据通路翼的第七数据通路翼。
- 用于管理具有不同高速缓存能力的跨页指令的方法和设备-201380047990.8
- 莱斯利·马克·德布鲁因;詹姆斯·诺里斯·迪芬德尔费尔;迈克尔·斯科特·麦基尔文;布莱恩·迈克尔·斯坦普尔 - 高通股份有限公司
- 2013-09-26 - 2018-05-29 - G06F12/0844
- 具有可高速缓存的第一部分(474)、来自不可高速缓存的页且跨越高速缓冲存储器行的第二部分(475，476)的指令高速缓冲存储器行(457)中的指令被阻止从指令高速缓冲存储器(448)执行。与所述不可高速缓存第二部分相关联的属性(449)是与所述高速缓冲存储器行中的指令的其余部分的属性(470)分开地进行跟踪。如果到达跨页指令用于执行，那么清洗所述跨页指令和跟随的指令且针对至少所述第二部分对存储器做出不可高速缓存请求。一旦接收到所述第二部分，便从保存在先前获取群组中的所述第一部分重构整个跨页指令。以用于未经高速缓冲存储的所获取指令的恰当属性返回所述跨页指令或其部分且可在不高速缓冲存储的情况下执行所述经重构指令。
- 用于存储器管理单元的多线程转换及事务重新排序-201680029881.7
- J·E·波达艾玛;P·C·J·维尔齐恩斯基;C·J·摩瑞拉;A·米雷特斯凯;M·瓦里亚;K·J·厄恩魏因;M·索马孙达拉姆;M·U·乔德里;S·M·加代尔拉布 - 高通股份有限公司
- 2016-04-27 - 2018-02-16 - G06F12/0844
- 系统及方法涉及在多线程存储器管理单元MMU中执行地址转换。两个或多于两个地址转换请求可由所述多线程MMU接收且被并行地处理以检索到系统存储器的地址的地址转换。如果所述地址转换存在于所述多线程MMU的转换高速缓冲存储器中，那么可从所述转换高速缓冲存储器接收所述地址转换且将其调度以用于使用所述经转换地址接入所述系统存储器。如果所述转换高速缓冲存储器中存在未命中，那么可在两个或多于两个转换表查核行程中并行地调度两个或多于两个地址转换请求。
- 一种存储虚拟化新型缓存同步实现方法-201710539900.7
- 不公告发明人 - 长沙开雅电子科技有限公司
- 2017-07-05 - 2017-11-07 - G06F12/0844
- 本发明专利涉及一种存储虚拟化新型缓存同步实现方法，该方法通过在两台存储虚拟化设备的缓存之间建立两条同步通道，以实现数据的物理链路传输，该方法对缓存采用读缓存、写缓存、写镜像缓存分区的方式来进行管理，而缓存同步主要是写缓存的同步，即a端的写缓存同步至b端的写镜像缓存，b的写缓存同步至a端的写镜像缓存，以达到缓存同步的效果。
- 一种记录存储数据发生变化的方法及装置-201310594802.5
- 严俊 - 华为技术有限公司
- 2013-11-21 - 2017-08-18 - G06F12/0844
- 本申请公开了一种记录存储数据发生变化的方法及装置，其中，所述方法包括确定逻辑单元号LUN中当前变化逻辑块所在的逻辑块区；查询位图集中是否已存在所述逻辑块区的对应位图；如果不存在，则在所述位图集中建立所述逻辑块区的对应位图，并在所述对应位图中记录所述当前变化逻辑块发生变化；如果存在，则直接在所述对应位图中记录所述当前变化逻辑块发生变化。通过上述方式，本申请能够减少位图占用的存储资源，降低对内存资源的浪费。
- 一种基于ceph的存储交互装置及存储系统-201610944980.X
- 刘斌 - 郑州云海信息技术有限公司
- 2016-11-02 - 2017-05-10 - G06F12/0844
- 本发明公开了一种基于ceph的存储交互装置，包括若干个RBD卷、分别与若干个客户端一一对应的若干个RBD cache；RBD cache，用于将接收到的访问请求同步至其他RBD cache；接收并依据其他RBD cache同步过来的访问请求对自身接收到的访问请求进行相应的调整，依据调整后的访问请求访问相应的RBD卷；将访问RBD卷后得到的数据返回对应的客户端。本发明避免多个客户端通过不同的RBD cache同时对一个RBD卷访问时数据不同步而报错的问题，可靠性高；本发明还公开了一种包括上述存储交互装置的存储系统。
- 一种基于FPGA/CPLD的多通道数据缓存实现方法-201410225643.6
- 陶涛;刘毅;梅雪松;张东升;孙挪刚;姜歌东 - 西安交通大学
- 2014-05-26 - 2017-04-26 - G06F12/0844
- 本发明公开了一种基于FPGA/CPLD的多通道数据缓存实现方法，包括以下步骤1)划分RAM；2)在RAM中为每个通道划分出独立的缓存区域，然后对通道进行编码；3)用CPLD/FPGA编写DMA，由单片机(MCU)指定RAM的初始地址，即缓存的初始地址，4)单片机启动采样脉冲，操作端口为0x8020，锁存各通道当前数据并启动DMA，随后启动计数器DMAcnt，计数器DMAcnt由低位AddrH和高位AddrL两部分拼接而成，位数等于log2(CN/RN)加上log2(BN)；5)在DMAcnt信号驱动下，各通道采样锁存数据和各自缓存区地址会被对应起来6)AddrM溢出后，各通道地址重新赋予初始地址，如此循环可实现持续缓存。本发明可以使RAM读地址和写地址会分时占用数据线，逻辑时序的编程简单。
- 用于分级高速缓存设计中的高速缓存之间的高效通信的方法和装置-201180066503.3
- R·夏勒夫;Y·吉拉德;S·赖金;I·亚诺弗;S·什沃茨曼;R·萨德 - 英特尔公司
- 2011-12-23 - 2017-03-29 - G06F12/0844
- 根据本文所公开的实施例，提供用于在分级高速缓存设计中的高速缓存之间实现高效通信的方法、系统、机制、技术和装置。例如，在一个实施例中，这种装置可以包括具有数据总线的集成电路；与数据总线可通信地接口的较低级高速缓存；与数据总线可通信地接口的较高级高速缓存；一个或多个数据缓冲器以及一个或多个非数据缓冲器。在这种实施例中，数据缓冲器与数据总线可通信地接口，并且一个或多个数据缓冲器中的每一个具有缓冲整个高速缓存线的缓冲存储器、指示相应数据缓冲器状态的一个或多个控制位以及与该整个高速缓存线相关联的地址。在这种实施例中，无数据缓冲器不能存储整个高速缓存线以及具有指示相应无数据缓冲器状态的一个或多个控制位和用于与相应无数据缓冲器相关联的高速缓存间转移线的地址。在这种实施例中，高速缓存间转移逻辑用于经由数据总线从较高级高速缓存请求高速缓存间转移线，并用于进一步将高速缓存间转移线从数据总线写入较低级高速缓存中。
- 专利分类
