[发明专利]三维存储器阵列之下的字线解码器电路

摘要

三维存储器器件的总芯片区域可以采用设计布局来减少，该布局中字线解码器电路形成在存储器堆叠体结构的阵列底下。在字线和字线解码器电路之间的互连可以通过形成分立字线接触通孔结构来提供。分立字线接触通孔结构可以通过采用具有重叠开口区域的多个蚀刻的集合来形成，并且用于蚀刻不同数量的绝缘层和导电层对，由此避免了形成具有阶梯式表面的阶梯区域的需求。至少一个导电互连结构的集合可以用于将垂直电接触提供到字线解码器电路。位线驱动器还可以形成在存储器堆叠体结构的阵列底下以提供较大的面积效率。

主权项

1.一种存储器器件，包括：位于衬底之上的绝缘层和导电层的交替堆叠体；延伸穿过所述交替堆叠体的存储器堆叠体结构的阵列，其中所述存储器堆叠体结构中的每一个包括电荷储存区域和垂直半导体沟道，并且所述导电层包括存储器堆叠体结构的字线；字线解码器电路，包含将所述存储器堆叠体结构的相应字线激活的开关，并且位于所述存储器堆叠体结构的阵列底下并且在所述衬底上方；字线垂直互连区域，包含至少一个导电互连结构的多个集合，至少一个导电互连结构的每一个集合电接触所述字线解码器电路中的相应器件的节点；位线，穿过相应漏极区域电连接到所述垂直半导体沟道并且在所述存储器堆叠体结构的阵列之上延伸；以及上部互连级别字线连接器，与所述存储器堆叠体结构的阵列的部分之上的位线平行地延伸，并且将至少一个导电互连结构的相应的集合电连接到所述导电层。