[发明专利]用于GaN E模式晶体管性能的栅极堆叠体设计

摘要

公开了一种用于抑制III‑V晶体管器件中的电荷泄漏的栅极堆叠体结构。该技术尤其适用于增强模式MOSHEMT中，但也可以用于易于发生电荷外溢并且在栅极堆叠体中形成非期望沟道的其它晶体管设计中。在示例性实施例中，该技术被实现于在氮化镓(GaN)沟道层之上具有III‑N栅极堆叠体的晶体管中。栅极堆叠体被配置有较厚的阻挡结构和宽带隙III‑N材料，以防止或通过其它方式减小在高栅极电压下由于隧穿或热离子过程而导致的沟道电荷外溢。阻挡结构被配置成管理晶格失配状况，以便提供鲁棒的高性能晶体管设计。在一些情况下，结合存取区极化层使用栅极堆叠体以在沟道层中感生二维电子气(2DEG)。

主权项

1.一种集成电路晶体管结构，包括：包括III‑V族半导体的沟道层；栅极堆叠体，其在所述沟道层之上并且包括处于第一氮化铝(AlN)层和第二氮化铝(AlN)层之间的氮化铝镓(AlGaN)层；源极区和漏极区，所述源极区和所述漏极区均包括III‑V族半导体并且通过相应的存取区而与所述栅极堆叠体分隔；以及所述存取区中的极化材料，所述极化材料包括III‑V族半导体。