[发明专利]包括堆叠电极的半导体装置有效
| 申请号： | 201710110205.9 | 申请日： | 2017-02-27 |
| 公开（公告）号： | CN107134458B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 李铉民;梁宇成;金宽容 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B41/20 | 分类号： | H10B41/20;H10B43/20;H10B53/20 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 刘灿强;尹淑梅 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了半导体装置。一种半导体装置包括电极的第一堆叠件和第二堆叠件。此外，所述半导体装置还包括连接电极的第一堆叠件和第二堆叠件的第一连接线和第二连接线。在一些实施例中，第一连接线具有第一长度，第二连接线具有比第一连接线的第一长度长的第二长度。在一些实施例中，第一连接线使电极的第一堆叠件的内部部分连接到电极的第二堆叠件的内部部分。在一些实施例中，第二连接线使电极的第一堆叠件的外部部分连接到电极的第二堆叠件的外部部分。 | ||
| 搜索关键词： | 包括 堆叠 电极 半导体 装置 | ||
【主权项】：
一种半导体装置，所述半导体装置包括：基底，包括单元阵列区和连接区；第一电极结构和第二电极结构，在基底上沿第一方向延伸并且在与第一方向相交的第二方向上彼此分隔开，第一电极结构和第二电极结构中的每个包括竖直地且交替地堆叠在基底上并且包括在连接区上的阶梯台阶结构的第一电极和第二电极；多个串选择电极，位于第一电极结构和第二电极结构上，每个串选择电极包括通过绝缘分离层在第二方向上彼此分隔开的第一串选择电极和第二串选择电极；第一连接线，连接第一电极结构和第二电极结构的第一电极中的共面的第一电极；以及第二连接线，连接第一电极结构和第二电极结构的第二电极中的共面的第二电极，其中，每条第一连接线包括在第二方向上延伸的线形结构，其中，当在平面图中观察时，每条第二连接线包括与线形结构不同的形状。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710110205.9/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储装置及其制造方法
- 下一篇：图像传感器及其制造方法
- 同类专利
- 半导体存储器装置和制造该半导体存储器装置的方法-202310084957.8
- 崔康植 - 爱思开海力士有限公司
- 2023-01-18 - 2023-10-27 - H10B41/20
- 本文可以提供一种半导体存储器装置和制造该半导体存储器装置的方法。该半导体存储器装置可以包括：子块绝缘层，其插置在第一选择栅极结构和第二选择栅极结构之间；多个导电图案，其层叠在第一选择栅极结构和第二选择栅极结构上以彼此间隔开；以及沟道结构，其穿透第一选择栅极结构和第二选择栅极结构中的一个以及多个导电图案，该沟道结构包括位于在子块绝缘层和多个导电图案之间的高度处的拐点。
- 形成三维存储器的方法以及三维存储器-201810562720.5
- 肖莉红 - 长江存储科技有限责任公司
- 2018-06-04 - 2023-10-27 - H10B41/20
- 本发明涉及一种形成三维存储器的方法以及三维存储器，该存储器包括：衬底；位于所述衬底上的堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括间隔的栅极层；位于所述第一堆栈中的第一沟道孔；位于所述第一沟道孔中的第一沟道层；位于所述第二堆栈的第二沟道孔，所述第二沟道孔与所述第一沟道孔对准；位于所述第二沟道孔中的第二沟道层；位于所述第一堆栈和所述第二堆栈间的虚拟栅极层；以及位于所述第一沟道层和所述第二沟道层间的导电部，所述导电部连接所述第一沟道层和所述第二沟道层，且所述导电部与所述虚拟栅极层在平行于所述衬底的方向上相互间隔并电隔离。
- 包括堆叠电极的半导体装置-201710110205.9
- 李铉民;梁宇成;金宽容 - 三星电子株式会社
- 2017-02-27 - 2023-10-24 - H10B41/20
- 提供了半导体装置。一种半导体装置包括电极的第一堆叠件和第二堆叠件。此外，所述半导体装置还包括连接电极的第一堆叠件和第二堆叠件的第一连接线和第二连接线。在一些实施例中，第一连接线具有第一长度，第二连接线具有比第一连接线的第一长度长的第二长度。在一些实施例中，第一连接线使电极的第一堆叠件的内部部分连接到电极的第二堆叠件的内部部分。在一些实施例中，第二连接线使电极的第一堆叠件的外部部分连接到电极的第二堆叠件的外部部分。
- 半导体器件-201810729739.4
- 金成吉;金智美;金泓奭;卢镇台;崔至薰;安宰永 - 三星电子株式会社
- 2018-07-05 - 2023-10-17 - H10B41/20
- 本公开提供一种半导体器件，其包括堆叠结构、通道孔、介电层、通道层、钝化层以及空气隙。堆叠结构包括交替地堆叠在彼此上的导电层图案与层间绝缘层图案。通道孔穿透所述堆叠结构。介电层设置在所述通道孔的侧壁上。通道层设置在所述介电层上及所述通道孔中。钝化层设置在所述通道层上及所述通道孔中。所述通道层夹置在所述钝化层与所述介电层之间。空气隙被所述钝化层环绕。所述空气隙的宽度大于所述钝化层的宽度。本公开的半导体器件可提高操作速度、耐用性并改善性能。
- 制造半导体装置的方法-201910552860.9
- 李振元 - 爱思开海力士有限公司
- 2019-06-25 - 2023-10-13 - H10B41/20
- 制造半导体装置的方法。本文中可以提供一种制造半导体装置的方法，该方法包括通过穿过层叠物并具有不同深度的狭缝，利用线图案替换层叠物的牺牲层的步骤。
- 半导体存储器件-201910108496.7
- 李基硕;金奉秀;金志永;金熙中;朴硕韩;李宪国;黄有商 - 三星电子株式会社
- 2019-02-03 - 2023-09-29 - H10B41/20
- 本发明提供半导体存储器件，该半导体存储器件可包括在衬底上的第一堆叠和第二堆叠以及在第一堆叠和第二堆叠上的第一互连线和第二互连线。第一堆叠和第二堆叠中的每个可包括垂直堆叠在衬底上的半导体图案、分别连接到半导体图案的导线以及邻近半导体图案并且沿着垂直方向延伸的栅电极。第一堆叠可包括第一导线和第一栅电极，第二堆叠可以包括第二导线和第二栅电极。第一导线和第二导线的下表面可以是共面的。第一互连线可以电连接到第一导线和第二导线中的至少一条。第二互连线可以电连接到第一栅电极和第二栅电极中的至少一个。
- 3D NAND存储器件的制造方法及3D NAND存储器件-202010268989.X
- 孙闯;王健舻;曾明;徐伟;侯婧文 - 长江存储科技有限责任公司
- 2020-04-08 - 2023-09-29 - H10B41/20
- 本发明提供一种3D NAND存储器件的制造方法及3D NAND存储器件，所述方法包括步骤：提供衬底；在衬底的正面上形成堆叠结构，并在堆叠结构中形成沟道孔；在沟道孔中形成导电沟道结构，导电沟道结构包括沟道层；对准沟道孔，从衬底的背面刻蚀衬底，得到通孔，且刻蚀停留在沟道层上；填充通孔，形成沟道层与衬底中阱区的电路回路。其中，在沟道孔中形成导电沟道结构后，从衬底的背面刻蚀并沉积以形成沟道层与衬底中阱区的电路回路，从而能有效避免从衬底的正面刻蚀时对导电沟道结构的损坏，提高了产品的电学性能和良率；不从衬底的正面刻蚀并沉积还能省掉牺牲硅层这一工序，对应的生产工序简单，生产效率提高且生产成本降低。
- 半导体存储器装置和制造半导体存储器装置的方法-202211432558.8
- 崔康植 - 爱思开海力士有限公司
- 2022-11-16 - 2023-09-22 - H10B41/20
- 本公开提供了一种半导体存储器装置和制造半导体存储器装置的方法。该半导体存储器装置包括：沟道层，其包括穿过栅极层叠物的多个沟道柱以及从多个沟道柱中的每一个延伸以与栅极层叠物交叠的沟道连接部分；存储器层，其包括位于多个沟道柱和栅极层叠物之间的垂直部分以及从垂直部分在栅极层叠物和沟道连接部分之间延伸的水平部分；以及掺杂半导体层，其接触沟道连接部分并与沟道连接部分交叠。
- 包含多位电荷存储元件的三维存储器装置以及其形成方法-202180087647.0
- R·N·B·赛义德;袁家辉;S·卡纳卡梅达拉;R·S·马卡拉;D·李 - 桑迪士克科技有限责任公司
- 2021-06-14 - 2023-09-22 - H10B41/20
- 三维存储器装置包含位于衬底上方的绝缘层和导电层的交替堆叠，以及延伸穿过所述交替堆叠的存储器堆叠结构。所述存储器堆叠结构中的每一个包含竖直半导体通道、隧穿电介质层和存储器元件的竖直堆叠，所述存储器元件位于所述绝缘层的相应竖直相邻对之间的所述导电层的层级处。所述存储器元件中的每一个包含第一存储器材料部分和第二存储器材料部分，所述第二存储器材料部分通过至少一个阻挡电介质材料部分与所述第一存储器材料部分竖直地间隔开并且与所述第一存储器材料部分电隔离。
- 具有外延生长的半导体沟道的三维存储器件及其形成方法-202011558704.2
- 朱宏斌 - 长江存储科技有限责任公司
- 2019-09-29 - 2023-09-19 - H10B41/20
- 公开了3D存储器件及其形成方法的实施例。在示例中，一种三维(3D)存储器件包括衬底、位于衬底上方且包括交替的导电层和电介质层的存储堆叠体以及垂直延伸穿过存储堆叠体的存储器串。存储器串包括位于该存储器串的下部中的单晶硅插塞、位于单晶硅插塞上方并且沿该存储器串的侧壁的存储膜、以及位于存储膜之上并且沿存储器串的侧壁的单晶硅沟道。
- 半导体装置及其制造方法-201710924295.5
- 李南宰 - 爱思开海力士有限公司
- 2017-09-30 - 2023-09-19 - H10B41/20
- 本发明涉及半导体装置及其制造方法。半导体装置包括：接触栓塞；配线，其与上述接触栓塞电连接；连接图案，其位于上述配线的上部；气隙，其位于相邻的接触栓塞之间，并向相邻的配线之间扩张；及覆盖膜，其位于上述配线及上述连接图案上，以规定上述气隙。
- 半导体装置及其制造方法-201910738388.8
- 伊东良纪 - 铠侠股份有限公司
- 2019-08-12 - 2023-09-15 - H10B41/20
- 实施方式提供可减少插塞的缺陷的半导体装置。根据一实施方式，半导体装置具备基板、设于所述基板的上方的第一布线层、设于所述第一布线层的上方的第二布线层、及设于所述第一及第二布线层上的第一绝缘膜。而且所述装置具备设于所述第一绝缘膜内并在与所述基板的表面垂直的第一方向上设于与所述第一布线层的至少一部分和所述第二布线层的至少一部分重叠的位置的第二绝缘膜，该第二绝缘膜包含设于比所述第二布线层的端部的上表面高的位置的第一部分和设于比所述第二布线层的所述端部的上表面低的位置的第二部分。而且所述装置具备隔着所述第二绝缘膜设于所述第一绝缘膜内、设于所述第二布线层的所述端部的上表面上且电连接于所述第二布线层的插塞。
- 存储器及电子设备-202280004263.2
- 黄凯亮;景蔚亮;冯君校;王正波 - 华为技术有限公司
- 2022-01-07 - 2023-09-12 - H10B41/20
- 本申请公开了一种存储器及电子设备，该存储器可以包括至少一层存储阵列，与该至少一层存储阵列层叠设置的晶体管阵列。其中，每一层存储阵列中包括多个存储单元；晶体管阵列中可以包括沿第一方向排列的多个晶体管组，每一晶体管组包括沿第二方向等距离排列的多个晶体管，且相邻晶体管组沿第二方向错位排列；晶体管组中每一晶体管对应电连接各存储阵列中一个的存储单元，第一方向与第二方向垂直。在该存储器中，晶体管阵列中晶体管的排列呈蜂窝排列，相比晶体管阵列为规则的矩阵排列可以增加单位面积上晶体管的数量，从而减小单个晶体管的水平投影面积，进而可以提高存储阵列中存储单元的密度，提高存储器的存储容量。
- 制造半导体器件的方法-202310202397.1
- 梁时荣;金柳延;李宇城 - 三星电子株式会社
- 2023-03-03 - 2023-09-12 - H10B41/20
- 一种制造半导体器件的方法，包括：通过在板层上交替地堆叠层间绝缘层和牺牲层来形成模制结构；形成穿过所述模制结构的沟道孔；在所述沟道孔中形成掺杂有非导电杂质的沟道层；在所述沟道孔上方形成金属层；使用所述金属层在所述沟道层的上端上形成金属硅化物层；通过在800摄氏度或更高的温度下执行热处理工艺，使用所述金属硅化物层使所述沟道层结晶；形成穿透所述模制结构并在一个方向上延伸的开口；去除通过所述开口暴露的所述牺牲层；以及通过用导电材料填充已经去除了所述牺牲层的区域来形成栅电极。在所述结晶之后，所述金属硅化物层位于低于所述栅电极当中的最下栅电极的位置处。
- 半导体装置及其制造方法-202310916696.1
- 金镇河 - 爱思开海力士有限公司
- 2019-11-28 - 2023-09-05 - H10B41/20
- 本申请涉及半导体装置及其制造方法。一种制造半导体装置的方法包括：形成单元芯片，该单元芯片包括第一基板、位于第一基板上的源极层、位于源极层上的层叠结构、以及穿过层叠结构并联接到源极层的沟道层；将单元芯片翻转；通过从单元芯片去除第一基板来暴露源极层的后表面；对源极层的后表面执行表面处理，以减小源极层的电阻；形成外围电路芯片，该外围电路芯片包括第二基板和位于第二基板上的电路；以及将包括具有减小的电阻的源极层的单元芯片接合到外围电路芯片。
- 垂直存储器件-201710223451.5
- 尹永培;申重植;金光浩;朴玄睦 - 三星电子株式会社
- 2017-04-07 - 2023-09-05 - H10B41/20
- 本发明提供一种垂直存储器件，该垂直存储器件包括在基板上的沟道、栅线和切割图案。沟道在基本上垂直于基板的上表面的第一方向上延伸。栅线在第一方向上彼此间隔开。每条栅线围绕沟道并在基本上平行于基板的上表面的第二方向上延伸。切割图案包括在第二方向上延伸并切割栅线的第一切割部分以及交叉第一切割部分并与第一切割部分合并的第二切割部分。
- 包含多层级漏极选择栅极隔离的三维存储器装置及其制造方法-201980005833.8
- 西川昌利;S.矢田;张艳丽 - 桑迪士克科技有限责任公司
- 2019-02-28 - 2023-09-01 - H10B41/20
- 一种三维存储器装置包含位于衬底上方的绝缘层与字线层级导电层的交替堆叠，和位于所述交替堆叠上方的漏极选择层级导电层。存储器堆叠结构延伸穿过所述交替堆叠和所述漏极选择层级导电层。包含相应一对笔直侧壁的电介质分隔物结构，和包含相应一对侧壁的漏极选择层级隔离结构将所述漏极选择层级导电层划分成多个条带，所述隔离结构的相应一对侧壁包含相应一组凹入竖直侧壁分段。所述漏极选择层级导电层和所述漏极选择层级隔离结构是通过用导电材料替换漏极选择层级牺牲材料层，和通过用电介质材料部分替换漏极选择层级牺牲线型结构而形成。
- 包含部分离散电荷存储元件的三维反向平面NAND存储器装置和其制造方法-201980005994.7
- 周非;董颖达;R.马卡拉 - 桑迪士克科技有限责任公司
- 2019-02-19 - 2023-09-01 - H10B41/20
- 一种三维存储器装置包含绝缘条带与导电条带的交替堆叠，其位于衬底上方且由线型沟槽彼此横向地间隔开。所述线型沟槽沿着第一水平方向横向地延伸，且沿着第二水平方向间隔开。每一线型沟槽填充结构包含横向起伏的电介质轨道，其沿着所述第二水平方向具有横向起伏的宽度且沿着所述第一水平方向延伸；和一行存储器堆叠结构，其位于所述横向起伏的电介质轨道的颈部区处。每一存储器堆叠结构包含竖直半导体通道、接触所述竖直半导体通道的外侧壁的阻挡电介质，和电荷存储层，所述电荷存储层接触所述阻挡电介质的外侧壁，竖直地连续延伸穿过所述导电条带的每一层级，且具有竖直起伏的横向厚度。
- 一种三维存储器及其制作方法-202310790959.9
- 张中 - 长江存储科技有限责任公司
- 2020-12-25 - 2023-08-18 - H10B41/20
- 本发明提供一种三维存储器及其制作方法，该三维存储器包括堆叠结构、栅线缝隙结构、绝缘隔断结构、第一触点结构及第二触点结构，其中，堆叠结构划分为多个存储区块，存储区块包括挡墙结构及相邻设置的下层阶梯结构，多个第一触点结构分布于第一及第四阶梯结构的台阶上，并与相应台阶中底部选择栅层连接；多个第二触点结构分布于第二或/及第三阶梯结构的台阶上，并与相应台阶中的底部选择栅层连接。本发明为放置挡墙结构的指状结构设计独立的阶梯结构，从而可以引出挡墙结构所在指状结构的底部选择栅，当底部选择栅层为多层时，可以较容易地实现指状结构控制，绝缘隔断结构可以通过简单的BSG切口或虚设沟道孔实现，不用非常复杂，降低了工艺难度。
- 一种闪存存储器及其制备方法-202310626326.4
- 黄冲;曹子贵 - 上海华虹宏力半导体制造有限公司
- 2023-05-31 - 2023-08-08 - H10B41/20
- 本发明提供了一种新型的闪存存储器及其制备方法，应用于半导体技术领域中。由于本发明实施例中所提供的新的制备方法中，用于隔离多个存储单元(半导体结构)的浅沟槽隔离结构与形成的共享字线的存储单元是位于衬底的两个相互垂直的方向所处的不同平面上，进而实现了进一步缩小存储单元占用晶圆的面积，以及可以更好的满足尺寸逐渐缩小的小尺寸集成电路的设计要求的目的。并且，由于本发明实施例中所提供的制备方法，在形成每个半导体结构(存储单元)位线之后，还会进一步在该位线的顶部表层中形成一凹槽互联结构，之后，再通过与该凹槽互联结构电性连接的方式，将多个存储单元的位线进行互连，进而进一步缩小晶圆上形成的存储器件的面积。
- 半导体装置的制造方法-201911190047.8
- 金镇河 - 爱思开海力士有限公司
- 2019-11-28 - 2023-08-08 - H10B41/20
- 半导体装置的制造方法。一种制造半导体装置的方法包括：形成单元芯片，该单元芯片包括第一基板、位于第一基板上的源极层、位于源极层上的层叠结构、以及穿过层叠结构并联接到源极层的沟道层；将单元芯片翻转；通过从单元芯片去除第一基板来暴露源极层的后表面；对源极层的后表面执行表面处理，以减小源极层的电阻；形成外围电路芯片，该外围电路芯片包括第二基板和位于第二基板上的电路；以及将包括具有减小的电阻的源极层的单元芯片接合到外围电路芯片。
- 具有中间配线层的三维闪存器件及其制造方法-201880059758.9
- 宋润洽 - 三星电子株式会社
- 2018-04-13 - 2023-08-08 - H10B41/20
- 本发明公开具有中间漏极的三维闪存器件及其制造方法。根据一实施例，三维闪存器件包括：串接体，包括沟道层及多个电极层，上述沟道层沿着一方向延伸形成，上述多个电极层对于上述沟道层垂直层叠；上部配线层，配置于至少一个上述串接体的上部；至少一个中间配线层，在至少一个上述串接体的中间区域中，配置于上述多个电极层之间；以及下部配线层，配置于上述串接体的下部，将上述上部配线层、上述至少一个中间配线层及上述下部配线层分别适应性地用作漏极或源极中的一个。
- 一种闪存存储器及其制备方法-202310629433.2
- 黄冲 - 上海华虹宏力半导体制造有限公司
- 2023-05-31 - 2023-08-04 - H10B41/20
- 本发明提供了一种新型的闪存存储器及其制备方法，本发明提供了闪存存储器的一种新的制备方法，具体的其是先在衬底上形成多个堆叠的作为存储单元的半导体结构，然后，在形成所述半导体结构的侧墙以及用于调节操作电压的第一掺杂区(字线掺杂区)；之后，在利用一张单独的光罩专门形成位于相邻两个所述半导体结构之间间隙内的共享字线，之后再形成闪存存储器的位线、源漏极等电学结构。由于本发明实施例中所提供的新的制备方法中，是利用一单独的光罩专门形成闪存存储器的共享字线，从而在提出一种新的形成共享字线的方法的同时，避免了位于两个半导体结构(两个存储单元)之间的共享字线与所述两个存储单元之间的对准问题。
- 半导体设备及其制造方法-202180006971.5
- 颜丙杰 - 长江存储科技有限责任公司
- 2021-12-30 - 2023-08-04 - H10B41/20
- 本公开内容的方面提供了一种存储器系统、半导体设备以及用于半导体设备的制造方法。半导体设备包括具有栅极层和绝缘层的存储器堆叠体，并且栅极层和绝缘层交替堆叠。半导体设备还包括形成在存储器堆叠体中的第一沟道孔中的第一沟道结构。第一沟道结构包括与第一沟道结构的沟道层连接的沟道插塞。半导体设备还包括隔离堆叠体，隔离堆叠体包括着陆衬垫层和隔离层。着陆衬垫层的第一部分铺设在沟道插塞上。半导体设备包括形成在隔离堆叠体中的第一触点结构。第一触点结构经由着陆衬垫层的第一部分中的开口连接到沟道插塞。
- 包含存储器块之间的共享选择栅极连接件的3D存储器装置-201811006065.1
- A·叶 - 美光科技公司
- 2018-08-30 - 2023-07-28 - H10B41/20
- 本申请案涉及一种包含存储器块之间的共享选择栅极连接件的3D存储器装置。一些实施例包含设备和操作所述设备的方法。所述设备中的一些包含：数据线；第一存储器单元串，其包含位于所述设备的不同层级中的第一存储器单元；第一存取线，其用以存取所述第一存储器单元；第一选择栅极，其耦合在所述数据线与所述第一存储器单元串之间；第一选择线，其用以控制所述第一选择栅极；第二存储器单元串，其包含位于所述设备的不同层级中的第二存储器单元；第二存取线，其用以存取所述第二存储器单元，所述第二存取线与所述第一存取线电气分离；第二选择栅极，其耦合在所述数据线与所述第二存储器单元串之间；第二选择线，其用以控制所述第二选择栅极，且所述第一选择线与所述第二选择线电接触。
- 半导体器件及其制造方法-201810586975.5
- 李起洪 - 爱思开海力士有限公司
- 2018-06-08 - 2023-07-25 - H10B41/20
- 半导体器件及其制造方法。一种半导体器件包括：布线结构；层叠结构，其位于布线结构上方；沟道结构，其穿过层叠结构；接触插塞，其穿过层叠结构并电连接到布线结构；以及绝缘间隔物，各个绝缘间隔物包括包围各个接触插塞的侧壁并沿着各个接触插塞的侧壁层叠的环状图案。
- 包含键合的存储器管芯和外围逻辑管芯的三维存储器器件及其制作方法-201880071186.6
- 西田昭雄 - 闪迪技术有限公司
- 2018-11-16 - 2023-07-21 - H10B41/20
- 第一管芯包括三维存储器器件和第一铜焊盘。第二管芯包括外围逻辑电路和第二铜焊盘，该外围逻辑电路包含位于半导体衬底上的CMOS器件。通过铜互扩散将第一铜焊盘与第二铜焊盘键合以在第一管芯与第二管芯之间的接口处提供相应的第一铜焊盘和相应的第二铜焊盘的多个键合对，从而形成键合组件。
- 存储器装置的阶梯结构-202110745130.8
- 吕震宇;陈俊;戴晓望;朱继锋;陶谦;黄郁茹;胡思平;姚兰;肖莉红;郑阿曼;鲍琨;杨号号 - 长江存储科技有限责任公司
- 2018-08-06 - 2023-07-18 - H10B41/20
- 公开一种半导体结构。半导体结构包括设置于基底(101)之上的阶梯结构(800)。阶梯结构(800)包括复数层堆叠层，其中各堆叠层包括设置于第二材料层(840)的一部分之上的第一材料层(502)。阶梯结构(800)还包括多个连接垫(820)，其中各连接垫(820)设置于相应的堆叠层的第二材料层(840)的另一部分之上。
- 包括电容器的半导体存储器件-201811311538.9
- 金灿镐;郭判硕;金采勋;全哄秀;朴曾焕;任琫淳 - 三星电子株式会社
- 2018-11-06 - 2023-07-18 - H10B41/20
- 一种非易失性存储器件的页缓冲器的至少一个锁存器包括选择性地存储感测节点的电压的电容器。该电容器包括至少一个第一接触和至少一个第二接触，所述至少一个第一接触具有与每个单元串的第一高度对应的第二高度，地电压被供应到所述至少一个第二接触。所述至少一个第二接触具有与第一高度对应的第三高度，与所述至少一个第一接触相邻设置，并与所述至少一个第一接触电隔离。
- 专利分类
