[发明专利]量化逻辑之多值位权变送器在审
| 申请号： | 201710206013.8 | 申请日： | 2017-03-24 |
| 公开（公告）号： | CN108628583A | 公开（公告）日： | 2018-10-09 |
| 发明（设计）人： | 胡五生 | 申请（专利权）人： | 胡五生 |
| 主分类号： | G06F7/38 | 分类号： | G06F7/38 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 741002 甘肃省*** | 国省代码： | 甘肃;62 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 量化逻辑之多值位权变送器是由多个位权量化器和多个幅权量化器组成，其特征在于：用M个幅权量化器f0，f1，f2...fm做为发送端，用M个位权量化器F0，F1，F2....Fm做为接收端，把m条幅权量化器的幅权输出端f0，f1，f2...fm和位权量化器的幅权输入端F0，F1，F2....Fm连接起来，构成M路位权变送器。 | ||
| 搜索关键词： | 量化器 送器 个位 量化 发送端 接收端 输出端 输入端 条幅 | ||
【主权项】：
1.量化逻辑之多值位权变送器是由多个位权量化器和多个幅权量化器组成，其特征在于：用M个幅权量化器f0，f1，f2...fm做为发送端，用M个位权量化器F0，F1，F2....Fm做为接收端，把m条幅权量化器的幅权输出端f0，f1，f2...fm和位权量化器的幅权输入端F0，F1，F2....Fm连接起来，构成M路位权变送器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于胡五生，未经胡五生许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710206013.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 量化逻辑之多进制幅权移位控制器-201711118734.X
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多进制幅权移位控制器是由位权量化器W，模拟开关TG，多值寄存器C1，C2....Cn，和一些相关的普通逻辑电路组成，所述的多值寄存器C1，C2....Cn，构成移位多值寄存器，所述的TG电路和位权量化器W组合编码构成多位多路分配器电路，每位多路分配器按移位需求设置成相同分配路数N，所述的多位多路分配器是由一个位权量化器W和M组TG及相关电路组成，M是需要移位的幅权输入总位数，把M组N路分配器进行同步编码控制，即每一组的相同编号的TG控制输入端连接在一起再接到位权量化器的同编号输出端，使的各组的相同分路编号的TG控制输入同步运行，各TG输出亦按分路编号同步运行。
- 量化逻辑之多值多路选择控制器-201711118735.4
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多值多路选择控制器是由位权量化器，模拟开关组成，所述的位权量化器做为核心控制单元，位权量化器的输入端连接在一个模拟开关的输出上，选择控制输入连接在模拟开关的输入端上，该模拟开关的控制来自于与非门，与非门的输入端分别接时钟和控制启动信号，位权量化器的位权输出连端接到至少由一个模拟开关组成的开关组的控制端G，被控信息连接在各模拟开关组的TG输入端，TG的输出各端连接在一起做为本电路多路选择输出端。
- 量化逻辑之多值映射控制器-201711119696.X
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多值映射控制器是用一个位权量化器和相关控制逻辑组件构成，所述的位权量化器可以是二值位权量化器、三值位权量化器、四值位权量化器、五值位权量化器、六值位权量化器、七值位权量化器、八值位权量化器、九值位权量化器、十值位权量化器，所述的位权量化器的输入端直接和模拟信息或幅权信息源连接，位权量化器的位权输出各端直接驱动通用逻辑器件进行数据映射、规则映射、信息映射、物像映射，实现跨域信息链接。
- 量化逻辑之多值地址控制器-201711119698.9
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之幅权地址控制器是由位权量化器，标记生成电路，模拟开关及控制组件组成，一位幅权地址控制器由两个位权量化器，两个模拟开关及其控制组件构成，所述的位权量化器有二值，三值，四值，五值，六值，七值，八值，九值，十值及N值，依照存储阵列规模选择，用一个位权量化器的位权输出线做位地址行线，用另一个位权量化器的位权输出线作为地址列线，即可组成N*N地址阵列，把两个位权量化器的幅权输入端分别与两个模拟开关的模拟输出端连接，模拟开关的模拟输入端为地址控制器的幅权寻址指令输入，模拟开关的逻辑控制经二值与逻辑电路插入时钟控制，与门的另一端为寻址开始控制。
- 量化逻辑之多值幅权寄存器的读写控制方法-201711119699.3
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多值幅权寄存器的读写控制方法是按照量化逻辑之多值幅权信息的基本特征而设计的读写控制电路，具体实现方法是利用模拟开关TG的逻辑控制端连接控制逻辑信号端实现逻辑控制，利用TG的模拟输入输出端构成模拟信息受控通路，所述的读出模拟开关的输入端连接到多值寄存器的输出端，所述的写入模拟开关的输出端连接到多值寄存器的输入端，所述的读出模拟开关的各逻辑控制端连接到一起并和读出控制与非门的输出连接，所述的写入模拟开关的各逻辑控制端连接到一起并和写入控制与非门的输出端连接。
- 量化逻辑之多进制运算器幅权控制器-201711119700.2
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑之多进制运算器幅权控制器分为输入控制部分和输出控制部分，输入控制部分由输入钟控TG开关及位权量化器组成，输出部分由阈值损失恢复电路、幅权量化器和输出钟控TG电路组成，输入钟控TG电路的输入端与待运算的两路幅权信息连接，TG的两路输出端分别连接两个位权量化器的幅权输入端，两个位权量化器的位权输出按序号依次和运算器的两组输入位权线连接，运算器的两组位权输出线经阈值损失恢复电路按序号分别和两个幅权量化器的位权输入端对应连接，幅权量化器的两路幅权信息输出，一路是进位输出，一路是本位输出，进位输出和本位输出分别和各自的钟控TG的输入端连接，两个TG的输出做为运算器的幅权输出。
- 量化逻辑之多值幅权总线控制器-201711119712.5
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 幅权总线控制器是由通用指令控制器和总线模拟开关组成，所述的通用指令控制器由位权量化器、标记生成电路和分形隔离输出电路及时钟同步控制组成，用指令控制器的输出驱动模拟开关的逻辑控制端组成的总线控制器，模拟开关控制端是由一组和总线数据等长的模拟开关组构成，各模拟开关组的正逻辑控制端连接在一起作为控制正端，各模拟开关组的负控端连接在一起作为负控端，用通用二值非门组合产生正反控制信息，分形隔离输出编辑成两路一对的控制输出，经二值与逻辑电路插入时钟控制，二值与逻辑电路的输出驱动模拟开关的控制输入端，各组模拟开关的模拟输入端是单组数据输入输出通路，模拟开关组的另一模拟输入输出端按既定序号分别与总线连接。
- 量化逻辑之多进制算术运算器赋意分形集成单元电路-201711119713.X
- 胡五生 - 胡五生
- 2017-10-30 - 2019-05-07 - G06F7/38
- 量化逻辑电路是由两部分组成，输入运算部分，输出分形隔离部分，所述的输入运算部分至少为两个输入端子，以便完成逻辑运算，所述的输出部分亦有两个输出端子，两个输出端互相隔离，同时每个输出端子亦有和下一级连接部分的隔离能力，两个输出端是为分形隔离，输出端和下一级连接部分的隔离是为实现单向传输和三态阻断。量化逻辑电路是多进制运算器的实施电路。
- 数据处理方法、装置及相关产品-201811456698.2
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2018-11-30 - 2019-04-05 - G06F7/38
- 本公开涉及数据处理方法、装置及相关产品，所述方法包括：获取待运算数据；在待运算数据中确定定位数位；根据所述定位数位，在所述待运算数据中确定第一目标数位，以及确定在所述待运算数据的转换后数据中，与所述第一目标数位对应的第二目标数位；根据所述待运算数据中所述第一目标数位的数值，确定所述转换后数据中所述第二目标数位的数值；根据所述第二目标数位的数值得到所述转换后数据。根据待运算数据确定定位数位以及第一目标数位，能够使得待运算数据的转换后数据在保持数据精度的前提下，变换数据的位宽，适应不同的运算需求。
- 用于寄存器分配的系统和方法-201480056891.0
- 简宁胜;张韫赟;高丽萍;黄海涛;齐歆瑜 - 马维尔国际贸易有限公司
- 2014-09-12 - 2019-03-22 - G06F7/38
- 提供了用于寄存器分配的系统和方法。确定与执行循环的分支关联的原始代码块和目标代码块。检测多个物理寄存器向与原始代码块关联的一个或者多个原始变量的原始分配。确定多个物理寄存器向与目标代码块关联的一个或者多个目标变量的目标分配。至少部分基于原始分配和目标分配来从多个物理寄存器选择一个或者多个暂时寄存器。使用选择的暂时寄存器将原始分配改变成目标分配。具体地，生成用于使用选择的暂时寄存器将原始分配改变成目标分配的一个或者多个指令。使用一个或者多个处理器来执行指令。
- 用于Java编程中的循环中止的系统和方法-201480064229.X
- 黄海涛;高丽萍;齐歆瑜;简宁胜 - 马维尔国际贸易有限公司
- 2014-11-05 - 2019-03-19 - G06F7/38
- 系统和方法被提供用于循环过程中止。与循环过程相关联的一个或多个循环指令被加载在代码高速缓存中。代码高速缓存中的与循环过程的分支相关联的一个或多个分支指令被确定。中止事件被检测。一经检测到中止事件，在代码高速缓存中，分支指令被替换为一个或多个跳转指令。如果跳转指令在代码高速缓存中被执行，则代码高速缓存中的分支指令被恢复，并且循环过程被中止。与中止事件相关联的一个或多个中止指令在解释器中被执行。
- 量化逻辑之多值调宽型幅权量化器-201710204967.5
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值调宽型幅权量化器是由串联起来的电阻R0，R1，R2.....Rn和晶体管G0，G1，G2......Gn组成，其特征在于：电阻R0，R1，R2.....Rn全部顺次串联连接起来产生节点0，1，2，3...n，把第Rn个电阻的一端接地，把电阻R0的一端接接另一电阻R，电阻R的另一端接到恒流电源的负极端，恒流源的正极端与电源正Vcc连接，晶体管G0，G1，G2......Gn的源极全部接地，晶体管G0，G1，G2......Gn漏极按序号依次接在电阻串接所产生的节点0，1，2，3...n上，晶体管G0，G1，G2......Gn栅极按序号引出做为位权输入端W0，W1，W2，....Wn，从电阻和恒流源的连接点引出一线与Tq1，Tq2的基极相接，再由Tq1，Tq2，Tq3，Tq4组成的幅权驱动电路驱动后输出。
- 量化逻辑之多值电流型自激励量化寄存器-201710204968.X
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值电流型自激励量化寄存器是由基本单元电路、队列电路、和全值量化电路组成，所述的在队列电路(n)的两端三极管的发射极节点分别连接三极管Ta，Tb，把三极管Ta的发射极与队列一端①单元三极管2的发射极通过Ie耦合连接，把三极管Tb的发射极与队列一端单元(n)三极管1的发射极通过Ie耦合连接；所述的把队列(n)中所有三极管1的集电极和三极管Ta的集电极连接到一起构成节点G，把队列(n)中所有三极管2的集电极和三极管Tb的集电极连接到一起构成节点V，把队列(n)中所有三极管1的基极和三极管Ta的基极连接到一起构成读写端节点，把节点V接到电源正极，把节点G接到由晶体管T1，T2，T3组成的镜像电流源的采样节点上。
- 量化逻辑之多值高抗噪幅权量化器-201710204970.7
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值高抗噪幅权量化器是由两个二极管串联起来的二极管组D0，D1，D2.....Dn和晶体管G0，G1，G2......Gn组成，其特征在于：所述的二极管组D0，D1，D2.....Dn全部顺次串联连接起来产生节点0，1，2，3...n，把第Dn个二极管组的负极接地，把二极管组D0的正极接一电阻R，电阻R的另一端接到恒流电源的负极端，恒流源的正极端与电源正Vcc连接，所述的晶体管G0，G1，G2......Gn的源极全部接地，晶体管G0，G1，G2......Gn漏极按序号依次接在二极管组串接所产生的节点0，1，2，3...n上，晶体管G0，G1，G2......Gn栅极按序号引出做为位权输入端W0，W1，W2......Wn，从电阻和恒流源的连接点引出一线与Tq1，Tq2的基极相接，再由Tq1，Tq2，Tq3，Tq4组成的幅权驱动电路驱动后输出。
- 量化逻辑之多值调宽型位权量化器-201710205916.4
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值调宽型位权量化器是由基本单元电路、队列电路、和全值量化电路组成，其特征在于：把N个单元电路并列并标记为①，②，③…(n)，各单元电路三极管的发射极和恒流源的连接点与相邻的另一单元发射极节点连接，并删掉重叠的发射极恒流电源Ie，此即为队列电路①，②，③…(n)；在队列电路①，②，③…(n)的两端三极管的发射极节点，分别连接三极管Tc，Td，把三极管Tc的发射极与队列一端①单元三极管2的发射极通过Ie耦合连接，把三极管Td的发射极与队列一端单元(n)三极管1的发射极通过Ie耦合连接，把各单元中的三级管1的基极连接在一起并和三极管Tc的基极连接，把三极管Tc，Td的集电极分别接入恒流电源Ic0，Icn，Ic0，Icn的正极接电源正。
- 量化逻辑之多值自激励量化寄存器-201710205917.9
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值自激励量化寄存器是由一个映射量化器加反馈组成，其特征在于：在专利申请：量化逻辑之多值映射量化器所述的映射量化器的输入端f，输出端F之间连接一个电阻R，使映射量化器工作在反馈环节下。
- 量化逻辑之多值互激励量化寄存器-201710205918.3
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值互激励量化寄存器是用两个由专利申请量化逻辑之多值幅权变补器所述的多值幅权变补器组成，其特征在于：两个多值幅权变补器并列设置，所述的多值幅权变补器1的输入端是R，输出端是Q1，所述的多值幅权变补器2的输入端是S，输出端是Q2，把多值幅权变补器1的输入端R接到多值幅权变补器2的输出端Q2上，把多值幅权变补器2的输入端S接到多值幅权变补器1的输出端Q1上，所述的多值幅权变补器1多值幅权变补器2的输入端R、S是寄存器的互补输入激励端，所述的多值幅权变补器1多值幅权变补器2的输出端Q1，Q2是寄存器的互补输出端。
- 量化逻辑之多值位权变补器-201710205919.8
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值位权变补器是由两组位权输入输出端子及端子互连线组成，其特征在于：所述的位权输入端子序号用f0，f1，f2，f3.....表示，所述的位权输出端子用F0，F1，F2，F3......表示，所述的连接方式是：在二值情况下把输入端子f0和输出端子F1相接，输入端子f1和输出端子F0相接，所述的在其它多值情况下输入端子f0和输出端子F0固定连接，其它各端子位权值按多值互补的方式进行连接，如四值位权变补的连接是f1接F3，f2接F2，f3接F1，五值位权变补的连接是f1接F4，f2接F3，f3接F2，f4接F1。
- 量化逻辑之多值高抗噪位权量化器-201710205920.0
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值高抗噪位权量化器是由基本单元电路、队列电路、和全值量化电路组成，把N个单元电路并列并标记为(n)，各单元电路三极管的发射极节点和相邻的另一单元发射极节点连接，并删掉重叠的发射极恒流电源Ie，各单元三极管集电极恒流源的正极连接到一起并接到电源VCC，此即为队列电路(n)；在队列电路(n)的两端三极管的发射极节点，分别连接三极管Tc，Td，把三极管Tc的发射极与队列一端①单元三极管2的发射极通过Ie耦合连接，把三极管Td的发射极与队列一端单元(n)三极管1的发射极通过Ie耦合连接，把三极管Tc，Td的集电极分别接入恒流电源Ic0，Icn，恒流源一端接电源VCC。
- 量化逻辑之多值幅权位权兼容型量化器、变补器、寄存器-201710206012.3
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值幅权位权兼容型量化器、变补器、寄存器是一种信息多元化运用的实现方法，其特征在于：在用位权量化器和幅权量化器组合而成的映射量化器、变补量化器、自激励寄存器、互激励寄存器的位权线0，1，2...n‑1上独立引出一组位权输出，使得器件既有幅权输出亦有位权输出。
- 量化逻辑之多值位权变送器-201710206013.8
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值位权变送器是由多个位权量化器和多个幅权量化器组成，其特征在于：用M个幅权量化器f0，f1，f2...fm做为发送端，用M个位权量化器F0，F1，F2....Fm做为接收端，把m条幅权量化器的幅权输出端f0，f1，f2...fm和位权量化器的幅权输入端F0，F1，F2....Fm连接起来，构成M路位权变送器。
- 量化逻辑之调宽电流型自激励量化寄存器-201710212384.7
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之调宽电流型自激励量化寄存器是由基本单元电路、队列电路、和全值量化电路组成，在队列电路(n)的两端三极管的发射极节点分别连接三极管Tc，Td，把三极管Tc的发射极与队列一端①单元三极管2的发射极通过Ie耦合连接，把三极管Td的发射极与队列一端单元(n)三极管1的发射极通过Ie耦合连接；把队列(n)中所有三极管1的集电极和三极管Tc的集电极连接到一起构成节点G，把队列(n)中所有三极管2的集电极和三极管Td的集电极连接到一起构成节点V，把队列(n)中所有三极管1的基极和三极管Tc的基极连接到一起构成读写端节点，把队列(n)中所有三极管2的基极按序号依次接到阈值电压生成电路中的分配节点Bh0，Bh1，Bh2......Bhn上。
- 量化逻辑之多值映射量化器-201710212417.8
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值映射量化器是由一个多值位权量化器和一个多值幅权量化器连接组成，其特征在于：所述的多值位权量化器和多值幅权量化器具有相同的逻辑值，把所述的多值位权量化器的位权输出线0，1，2，...n‑1和所述的多值幅权量化器位权输入线0，1，2，...n‑1，一一对应连接，用所述的位权量化器的模拟幅权输入端做为输入端，用所述的幅权量化器的输出端做为输出端。
- 量化逻辑之多值普适幅权量化器-201710212474.6
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之多值普适幅权量化器是由二极管D0，D1，D2.....Dn和晶体管G0，G1，G2......Gn组成，其特征在于：二极管D0，D1，D2.....Dn全部顺次串联连接起来产生节点0，1，2，3...n，把第Dn个二极管的负极接地，把二极管D0的正极接一电阻R，电阻R的另一端接到恒流电源的负极端，恒流源的正极端与电源正Vcc连接，晶体管G0，G1，G2......Gn的源极全部接地，晶体管G0，G1，G2......Gn漏极按序号依次接在二极管串接所产生的节点0，1，2，3...n上，晶体管G0，G1，G2......Gn栅极按序号引出做为位权输入端W0，W1，W2，....Wn，从电阻和恒流源的连接点引出一线与Tq1，Tq2的基极相接，再由Tq1，Tq2，Tq3，Tq4组成的幅权驱动电路驱动后输出。
- 量化逻辑之高抗噪电流型自激励量化寄存器-201710212475.0
- 胡五生 - 胡五生
- 2017-03-24 - 2018-10-09 - G06F7/38
- 量化逻辑之高抗噪电流型自激励量化寄存器是由基本单元电路、队列电路、和全值量化电路组成，把N个单元电路并列并标记为(n)，各单元电路三极管的发射极节点和相邻的另一单元发射极节点连接，并删掉重叠的发射极恒流电源Ie，此即为队列电路(n)；在队列电路(n)的两端三极管的发射极节点分别连接三极管Tc，Td，把三极管Tc的发射极与队列一端①单元三极管2的发射极通过Ie耦合连接，把三极管Td的发射极与队列一端单元(n)三极管1的发射极通过Ie耦合连接；把队列(n)中所有三极管1的集电极和三极管Tc的集电极连接到一起构成节点G，把队列(n)中所有三极管2的集电极和三极管Td的集电极连接到一起构成节点V。
- 多进制运算器赋意分形算法电路-201710023528.4
- 胡五生 - 胡五生
- 2017-01-03 - 2018-07-10 - G06F7/38
- 一种多进制运算器赋意分形算法电路由赋意分形节点、隔离电路以及承意编译阵列组成，所述的赋意分形电路是一个电路分路节点，可赋意为算数运算(加、减、乘、除)和其它运算，算数运算一般分两路，一路进位，一路本位，进位和本位分别用传统逻辑电路或其它元件隔离，并将非门输入共同接入分形节点，非门的输出按运算形式进入承意编译阵列，所述的承意编译阵列是由多进制位权线和隔离非门输出线组成，所述的多进制位权线分两组，进位组和本位组，每一组的线的条数和使用的进位制相同.把解析隔离后的进位和本位非门输出按运算规则和输出位权线中的相应权值线连接，一个标记输入解析为进位和本位两路输出.同样一个标记输入可解析为其它不同的多种输出，具体输出的去向连接、激活依据解析需求定式、定形、定点使用隔离输出或编译输出。
- 多值寄存器-201710024247.0
- 胡五生 - 胡五生
- 2017-01-03 - 2018-07-10 - G06F7/38
- 一种多位多值寄存器由多个权值寄存器组成，所述的权值寄存器有二进制，三进制，四进制.......十进制N进制，所述的权值寄存器是由传统的二值寄存器组合而成，二进制用两个二值寄存器，三进制用三个二值寄存器，四进制用四个二值寄存器......十进制用十个二值寄存器，分别把一位位权码中的权值a0，a1，a2，........an用各自独立的二值寄存器Q0，Q1，Q2，...Qn进行保存，使得权值a0接Q0的输入端，权值a1接Q1的输入端，权值a2接Q2的输入端，.......权值an接Qn的输入端，各控制线直接连接，构成一个控制输入端，二值寄存器Q0，Q1，Q2，...Qn的输出经二极管d0，d1，d2，d3，......dn隔离构成权值输出a0，a1，a2，........an；为所述的权值寄存器。
- 多进制算数运算器-201710024248.5
- 胡五生 - 胡五生
- 2017-01-03 - 2018-07-10 - G06F7/38
- 一种多位多进制算数运算器由多值运算器核心组合连接组成，运算核心有加法器、乘法器、减法器、9补器、除法器，所述的运算核心均由“标记生成电路”和“赋意分形算法电路”组成，把“标记生成电路”电路输出的标记信息a0b0，a0b1.....a1b0，a1b1......a2b0，a2b1....anbn对应的和“赋意分形算法电路”的标记输入同名端a0b0，a0b1.....a1b0，a1b1......a2b0，a2b1....anbn分别连接，标记生成电路的两个输入端为运算核心的两个输入，赋意分形算法电路的进位和本位输出是运算核心的进位和本位输出。
- 数字绳码编码解码及加减乘除倒数算术电路设计的方法-200810086016.3
- 魏营隆 - 魏营隆
- 2008-03-11 - 2018-02-02 - G06F7/38
- 计算机及单片机的编码与算术运算采用二进制规则，用二进制规则进行算术运算必须发生进位与借位，进位与借位极大地影响运算速度。本发明是一种运算码的编码、解码、算术运算的方法，构建的算术运算电路是把二进制码编码成运算码，由运算码进行算术运算，运算结束后再把运算码解码成二进制码。优点是电路级数少，把二进制数操作数(整数、定点数、浮点数)送入运算电路到二进制运算结果从电路中输出，加减运算的电路级数小于10级，乘法运算与倒数运算的电路级数小于25级，除法运算的电路级数小于45级。所用的电子元件少，不仅能集成到计算机的CPU里，还能集成到单片机的CPU里。
- 一种整数间的计算方法、装置及计算机存储介质-201710866135.X
- 李华念 - 郑州云海信息技术有限公司
- 2017-09-22 - 2018-01-26 - G06F7/38
- 本发明公开了一种整数间的计算方法、装置及计算机存储介质，该方法的步骤包括获取第一整数以及第二整数；其中第一整数以及第二整数均为十六进制形式；将第一整数以及第二整数分别分割为相同数量的整数段以得到第一整数段集合与第二整数段集合，并记录各整数段间的顺序；其中各整数段的位数均相同；根据第一整数与第二整数的符号特性，分别对第一整数段集合与第二整数段集合之间各相同数位的目标整数段进行相应运算以得到结果段集合；依照整数段的顺序将结果段集合中的结果段进行组合以得到计算结果。可见本方法扩大了计算机语言能够计算的整数的范围，并且避免了数据溢出的情况，保证了结果数据的安全性、准确性以及可用性。
- 专利分类
