[发明专利]半导体器件在审
| 申请号： | 201710909191.7 | 申请日： | 2017-09-29 |
| 公开（公告）号： | CN107887448A | 公开（公告）日： | 2018-04-06 |
| 发明（设计）人： | 三浦喜直;宫本广信 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L29/80 | 分类号： | H01L29/80;H01L29/78;H01L29/20;H01L29/10;H01L29/06 |
| 代理公司： | 中原信达知识产权代理有限责任公司11219 | 代理人： | 韩峰,孙志湧 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体器件。所述半导体器件包括形成在衬底上的沟道层，形成在沟道层上的阻挡层以及栅电极。第二栅电极部经由栅绝缘膜形成在栅电极上。通过以此方式提供由栅电极，栅绝缘膜以及第二栅电极构造的MIM部，变得能使施加至MISFET的第二栅电极的表观阈值电压高于施加至栅电极的原始阈值电压，以形成栅电极之下的沟道。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
一种半导体器件，包括：第一氮化物半导体层，所述第一氮化物半导体层被形成在衬底上方；第二氮化物半导体层，所述第二氮化物半导体层被形成在所述第一氮化物半导体层上方；沟槽，所述沟槽穿过所述第二氮化物半导体层并且到达所述第一氮化物半导体层的中部；第一栅电极部，所述第一栅电极部经由第一绝缘膜来被形成在所述沟槽中；第一电极和第二电极，所述第一电极和所述第二电极分别在所述第一栅电极部的两侧上来被形成在所述第二氮化物半导体层上方；第二绝缘膜，所述第二绝缘被形成在所述第一栅电极部上方；以及第二栅电极部，所述第二栅电极部被形成在所述第二绝缘膜上方，其中，所述第二氮化物半导体层的电子亲和势小于所述第一氮化物半导体层的电子亲和势，其中，在平面图中，所述第二栅电极部和所述第一栅电极部包括相互重叠的部分，以及其中，所述第二栅电极部经由所述第二绝缘膜而与所述第一栅电极部分离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710909191.7/，转载请声明来源钻瓜专利网。
- 上一篇：端口丢包检测方法、装置及通信设备
- 下一篇：智能设备状态处理方法及装置
- 同类专利
- 半导体器件-201510060876.X
- 中山达峰;宫本广信;冈本康宏;三浦喜直;井上隆 - 瑞萨电子株式会社
- 2015-02-05 - 2019-10-15 - H01L29/80
- 本发明涉及半导体器件。改进了半导体器件的特性。该半导体器件被构造成在形成在衬底上方的n+层、n型层、p型层、沟道层和阻挡层之中提供穿透阻挡层并且到达沟道层的中间部分的沟槽、布置在通过栅绝缘膜的凹槽内的栅电极、形成在栅电极两侧中的阻挡层上方的源电极和漏电极。n型层和漏电极通过到达n+层的连接部彼此电连接。p型层和源电极通过到达p型层的连接部彼此电连接。包括p型层和n型层的二极管设置在源电极和漏电极之间，从而防止因雪崩击穿而造成元件破裂。
- 半导体装置及其制造方法-201711156797.4
- 陈柏安;许健;席德·内亚兹·依曼;杨明哲;李颖华 - 新唐科技股份有限公司
- 2017-11-20 - 2019-03-05 - H01L29/80
- 本发明实施例提供一种半导体装置，包含半导体基底，具有第一导电类型，深井区设置于半导体基底内，具有与第一导电类型相反的第二导电类型，第一井区设置于半导体基底内且具有第二导电类型，其中第一井区位于深井区上方，且第一井区的一部分邻接深井区，第一掺杂区、第二掺杂区和第三掺杂区设置于第一井区内，其中第一和三掺杂区具有第二导电类型，且第二掺杂区具有第一导电类型，以及顶层设置于第一井区内且具有第一导电类型，其中顶层位于第一和二掺杂区之间，且顶层与第二掺杂区之间相隔一距离，其中前述之距离与半导体装置的夹止电压具有正向的线性关系。
- 基于铌镁酸铅钛酸铅单晶的半导体铁电场效应异质结构及其制备方法和应用-201610216788.9
- 郑仁奎;陈蕾;李效民 - 中国科学院上海硅酸盐研究所
- 2016-04-08 - 2019-01-08 - H01L29/80
- 本发明涉及基于铌镁酸铅钛酸铅单晶的半导体铁电场效应异质结构及其制备方法和应用，所述半导体铁电场效应异质结构包括以铌镁酸铅钛酸铅铁电单晶作为衬底和以形成于所述衬底上的二氧化钛半导体薄膜作为沟道，所述二氧化钛半导体薄膜的化学通式为TiO2‑δ，其中0≤δ≤0.2，优选为0≤δ≤0.1。本发明以具有氧缺陷的纯相二氧化钛薄膜TiO2‑δ为沟道，相较于过渡金属离子掺杂的氧化物半导体薄膜有效地简化了制备过程与制备条件，同时避免了薄膜成分不均匀等不利因素，为铁电场效应异质结构的进一步应用节约了成本。
- 半导体装置的制造方法及半导体装置-201410102742.5
- 笼利康明;新井耕一;横山夏树;清水悠佳 - 瑞萨电子株式会社
- 2014-03-19 - 2018-10-19 - H01L29/80
- 一种半导体装置的制造方法及半导体装置，以较高的成品率制造高性能的结FET。该方法包括如下工序：（a）在形成于n+型SiC基板的上部的n‑型漂移层的表面形成n+型源极层；（b）在（a）工序之后，将在n‑型漂移层的上部形成的氧化硅膜（21）作为掩模，对n‑型漂移层的表面进行蚀刻，由此形成按照预定的间隔配置的多个浅槽；（c）在（b）工序之后，使用垂直离子注入法在多个浅槽各自的下部的n‑型漂移层中掺杂氮，由此形成n型反掺杂层；（d）在（c）工序之后，在氧化硅膜及浅槽各自的侧壁形成侧阱间隔物；（e）在（d）工序之后，使用垂直离子注入法在多个浅槽各自的下部的n‑型漂移层中掺杂铝，由此形成p型栅极层。
- 电荷补偿耐压结构垂直氮化镓基异质结场效应管-201510410936.6
- 杜江锋;刘东;白智元;潘沛霖;于奇 - 电子科技大学
- 2015-07-14 - 2018-06-15 - H01L29/80
- 本发明公开了电荷补偿耐压结构垂直氮化镓基异质结场效应管，该器件特别之处在于还包括位于势垒层、沟道层、电流阻挡层及n‑GaN缓冲层外侧的电荷补偿绝缘层，并且在电荷补偿绝缘层与势垒层、沟道层、电流阻挡层及n‑GaN缓冲层界面处存在高密度的固定电荷；电荷补偿绝缘层由绝缘电介质构成。由于电荷补偿绝缘层与n‑GaN缓冲层界面处存在高密度的固定电荷，耐压时该界面负电荷可使得靠近的n‑GaN缓冲层反型，形成的p+柱将消耗n‑GaN缓冲层中的电子，使得缓冲层形成p+n超结结构并被完全耗尽，充分优化后缓冲层中的电场在垂直方向可保持3MV/cm基本不变，器件击穿电压达到GaN材料耐压极限。 1
- 半导体器件-201710909191.7
- 三浦喜直;宫本广信 - 瑞萨电子株式会社
- 2017-09-29 - 2018-04-06 - H01L29/80
- 本发明涉及半导体器件。所述半导体器件包括形成在衬底上的沟道层，形成在沟道层上的阻挡层以及栅电极。第二栅电极部经由栅绝缘膜形成在栅电极上。通过以此方式提供由栅电极，栅绝缘膜以及第二栅电极构造的MIM部，变得能使施加至MISFET的第二栅电极的表观阈值电压高于施加至栅电极的原始阈值电压，以形成栅电极之下的沟道。
- 用于非易失性存储器的高电压架构-201680004568.8
- 波格丹·乔盖斯库;加里·莫斯卡鲁克;维贾伊·拉加万;伊葛·葛兹尼索夫 - 赛普拉斯半导体公司
- 2016-01-22 - 2017-08-29 - H01L29/80
- 公开了一种在擦除操作期间擦除存储器设备的非易失性存储器(NVM)单元的方法。擦除包括将第一HV信号(VPOS)应用于共源极线(CSL)。在NVM单元的扇区的NVM单元之间共用CSL。第一HV信号高于电源的最高电压。擦除还包括将第一HV信号应用于局部位线(BL)。
- 半导体器件及其制造方法-201610587483.9
- 中山达峰;宫本宏信;增本一郎;三宅慎一;川口宏 - 瑞萨电子株式会社
- 2016-07-22 - 2017-02-22 - H01L29/80
- 本发明改进了半导体器件的特性。半导体器件具有包含杂质的电位固定层和栅极电极。漏极电极和源极电极形成在栅极电极的相对侧。中间层绝缘膜形成在栅极电极和漏极电极之间及栅极电极和源极电极之间。漏极电极之下电位固定层部分中的去激活元素浓度高于源极电极之下电位固定层部分中的去激活元素浓度。栅极电极和漏极电极之间的中间层绝缘膜部分的膜厚度不同于栅极电极和源极电极之间的中间层绝缘膜部分的膜厚度。
- 一种具有不饱和特性的肖特基晶体管及其制备方法-201610847794.4
- 杨建红;陈健;肖彤;庞正鹏;王欣;谌文杰 - 兰州大学
- 2016-09-23 - 2016-12-07 - H01L29/80
- 本发明公开一种具有不饱和特性的肖特基晶体管及其制备方法。本发明的器件由漏极以及设置于漏极上的N+掺杂的低阻单晶衬底，位于N+掺杂的低阻单晶衬底上的N‑掺杂的高阻外延层、位于N‑掺杂的高阻外延层表面的两个P+掺杂的界面栅区，两个分别位于P+掺杂的界面栅区上的栅电极，和两个栅电极之间位于N‑掺杂高阻外延层表面的源电极构成。本器件是一种单极性工作模式的器件，且具有不饱和的类三极管的I‑V特性，器件的失真度小，抗干扰性能好，对于静电感应晶体管的简化和肖特基二极管的改进具有重要的意义。
- 半导体装置-201410453135.3
- 矶部康裕;杉山直治 - 株式会社东芝
- 2014-09-05 - 2015-09-16 - H01L29/80
- 本发明提供一种具有蓄积有压缩应力的GaN的半导体装置。实施方式的半导体装置包含GaN层、及AlXGa1-XN层；所述AlXGa1-XN层与所述GaN层接触地设于所述GaN层上，且含有C，其中0≤X＜1。
- 隔离型高耐压场效应管-201310753318.2
- 苏庆;苗彬彬;金锋 - 上海华虹宏力半导体制造有限公司
- 2013-12-31 - 2015-07-01 - H01L29/80
- 本发明公开了一种具有电流采样功能的隔离型高耐压场效应管，包括结构相同的一个采样管和至少一个被采样管，采样管在被采样管多指状阵列结构周边的源区处分离形成，采样管和被采样管共用漏区和多晶硅场栅极，采样管源区和被采样管源区之间在靠近多晶硅栅极的位置具有高耐压缓冲区，高耐压缓冲区由硅基板P型衬底组成，高耐压缓冲区横跨多晶硅栅极，将采样管和被采样管的源区、衬底P型阱、P型掺杂区隔离；多晶硅栅极横跨采样管和被采样管的源区、衬底P型阱以及源区的N型漂移区。本发明在保持采样管和被采样管的高耐压前提下能减小集成面积，增大被采样管的有效面积，能增大器件的采样比。
- 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件-201310377546.4
- 马督儿·博德;管灵鹏;安荷·叭剌;哈姆扎·依玛兹 - 万国半导体股份有限公司
- 2010-11-29 - 2014-05-14 - H01L29/80
- 本发明公开了一种带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件，在位于N+衬底上的P-外延层上方，通过堆积式交替的P型和N型半导体层，构成一个横向超级结JFET。N+漏极立柱向下延伸，穿过超级结结构和P-外延层，连接到N+衬底，从而构成一个底部漏极器件。N+源极立柱和P+栅极立柱穿过超级结延伸，但是在P-外延层终止。从底部P+栅极立柱开始，穿过P-外延层，到N+漏极衬底，形成一个栅极-漏极雪崩箝位二极管。
- 氮化物半导体元件的制造方法-201180065914.0
- 斋藤雄;冈田政也;上野昌纪;木山诚 - 住友电气工业株式会社
- 2011-08-24 - 2013-09-25 - H01L29/80
- 异质结场效应晶体管(1)的制造方法具备如下工序：在支撑基板(10)上外延生长漂移层(20a)的工序；使用氢气作为载气，在1000℃以上的温度下，在漂移层(20a)上外延生长作为p型半导体层的电流阻挡层(20b)的工序；以及使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种气体作为载气，在电流阻挡层(20b)上外延生长接触层(20c)的工序。由此，抑制了电流阻挡层(20b)的受主浓度不足，因此能够降低漏极泄漏电流，能够抑制夹断特性的下降。
- 半导体器件及其制造方法-201180052281.X
- 斋藤雄;冈田政也;上野昌纪;木山诚 - 住友电气工业株式会社
- 2011-07-06 - 2013-07-17 - H01L29/80
- 提供一种半导体器件以及用于制造该半导体器件的方法，其中在晶体管操作时，在获得极好纵向击穿电压的情况下，能够抑制漏极泄漏电流。该半导体器件特征在于被提供有：开口（28），其从n+接触层（8）经由p型势垒层（6）到达n型漂移层（4）；再生长层（27），其被定位为覆盖p型势垒层（6）等，该再生长层（27）包括未掺杂的GaN沟道层（22）和载流子供应层（26）；绝缘膜（9），其被定位为覆盖再生长层（27）；和栅电极（G），其位于绝缘膜（9）上。该半导体器件特征还在于，在p型势垒层中Mg浓度A（cm-3）和氢浓度B（cm-3）满足式（1）：0.1＜B/A＜0.9。
- 半导体器件及其制造方法-201180054944.1
- 冈田政也;木山诚;斋藤雄;八重樫诚司;横山满德;井上和孝 - 住友电气工业株式会社
- 2011-10-17 - 2013-07-17 - H01L29/80
- 本发明的目的是提高设置有开口部并且通过二维电子气在所述开口部中具有沟道的垂直型半导体器件的击穿电压特性。GaN基堆叠层（15）特征在于其具有n-型GaN基漂移层（4）/p型GaN基势垒层（6）/n+型GaN基接触层（7）。开口部（28）从表面层延伸进入n-型GaN基漂移层（4）；再生长层（27），其定位为使得覆盖开口部的壁表面和底部，并且包括电子漂移层（22）和电子源层（26）；源电极（S），其定位在开口部周围；栅电极（G），其位于开口部中的再生长层上；和底部绝缘层（37），其位于开口部的底部。
- 半导体装置及其制造方法-201180053705.4
- 八重樫诚司;木山诚;横山满德;井上和孝;冈田政也;齐藤雄 - 住友电气工业株式会社
- 2011-07-26 - 2013-07-10 - H01L29/80
- 本发明涉及半导体装置及其制造方法，其在开口部具有通道的纵向半导体装置中，可提高高频特性。其特征在于，具有n型GaN类漂移层（4）、p型GaN类势垒层（6）、n型GaN类接触层（7），开口部（28）从表层到n型GaN类漂移层内，其结构具有包含覆盖该开口部配置的电子移动层（22）和电子供给层（26）的再生长层（27）、源极（S）、漏极（D）和位于在生长成上栅极（G），可视为以源极为一方电极，以漏极为另一方的电极而构成电容，具有降低该电容的容量的容量降低结构。
- 半导体器件及其制造方法-201180052289.6
- 八重樫诚司;木山诚;井上和孝;横山满德;斋藤雄;冈田政也 - 住友电气工业株式会社
- 2011-10-17 - 2013-07-03 - H01L29/80
- 本发明的目的是提供一种半导体器件等，该半导体器件配备有在开口部分中的沟道和栅电极并且在发生截止操作时可以减小在开口的底部部分附近的电场集中。该半导体器件包括n-型GaN漂移层（4）/p型GaN势垒层（6）/n+型GaN接触层，并且特征在于配备有：开口部分（28），其从表面层延伸进入n型GaN基漂移层；再生长层（27），其被定位在所述开口中，并且包括电子供应层（22）和电子漂移层（22）；源电极（S）；漏电极（D）；栅电极（G），其被定位在再生长层上；以及半导体杂质调节区（31），其被设置在开口部分的底部部分中。该杂质调节区（31）是用于促进当发生截止操作时关于电势分布从漏电极侧到栅电极侧的电势降低的区。
- 半导体器件及其制造方法-201180052308.5
- 冈田政也;木山诚;斋藤雄;八重樫诚司;横山满德;井上和孝 - 住友电气工业株式会社
- 2011-10-05 - 2013-07-03 - H01L29/80
- 本发明的目的是提高具有开口并且在开口中设置有由二维电子气形成的沟道的垂直型半导体器件的耐压特性。该垂直型半导体器件设置有具有开口（28）的GaN基堆叠层（15），并且GaN基堆叠层（15）设置有n型GaN基漂移层（4）/p型GaN基势垒层（6）/n型GaN基接触层（7），并且该垂直型半导体器件设置有：以覆盖开口方式的再生长层（27），其包含电子漂移层（22）和电子供应层（26）；源电极（S）；和位于再生长层上的栅电极（G）。栅电极（G）覆盖具有与p型GaN基势垒层的厚度范围对应的长度的部分，并且终止在壁表面上离开再生长层的底部的位置处。
- 半导体器件及其制造方法-201180048261.5
- 木山诚;斋藤雄;冈田政也;八重樫诚司;井上和孝;横山满德 - 住友电气工业株式会社
- 2011-07-06 - 2013-06-12 - H01L29/80
- 提供了一种垂直GaN基半导体器件，其中能够借助p型GaN势垒层提高耐受性能，同时也降低导通电阻。该半导体器件特征在于包括：再生长层（27），其包括位于开口（28）的壁表面上的沟道；p型势垒层（6），其具有被覆盖的端面；源层（7），其与p型势垒层接触；栅电极（G），其位于再生长层上；和源电极（S），其位于开口周围。其中，源层具有超晶格结构，该超晶格结构由层叠组成，该层叠包括：第一层（a层），其具有比p型势垒层的晶格常数小的晶格常数；和第二层（b层），其具有比第一层的晶格常数大的晶格常数。
- 半导体器件及其制造方法-201180049540.3
- 木山诚;斋藤雄;冈田政也;上野昌纪;八重樫诚司;井上和孝;横山满德 - 住友电气工业株式会社
- 2011-07-06 - 2013-06-12 - H01L29/80
- 本发明提供一种垂直半导体器件，在该垂直半导体器件中，通过固定p型GaN势垒层的电势，肯定可以稳定地提高夹断特性和击穿电压特性。半导体器件包括：具有开口28的GaN基叠层15；再生长层27，其包括定位为覆盖开口的壁表面的沟道；与源电极S欧姆接触的n+型源层8；p型GaN势垒层6；和位于p型GaN势垒层6与n+型源层8之间的p+型GaN基补充层7。p+型GaN基补充层7和n+型源层8形成隧道结以将p型GaN势垒6的电势固定在源电势。
- 双向开关元件及使用该双向开关元件的双向开关电路-201080065680.5
- 森田竜夫;上田大助;上本康裕;上田哲三 - 松下电器产业株式会社
- 2010-12-14 - 2012-12-12 - H01L29/80
- 本发明提供一种双向开关元件及使用该双向开关元件的双向开关电路。双向开关元件具备：由氮化物半导体构成的半导体层叠层体(203)、形成在半导体层叠层体(203)之上的第一欧姆电极(211)以及第二欧姆电极(212)、第一栅电极(217)以及第二栅电极(218)。第一栅电极(217)被电位与第一欧姆电极(211)实质相等的第一屏蔽电极(221)覆盖。第二栅电极(218)被电位与第二欧姆电极(212)实质相等的第二屏蔽电极(222)覆盖。第一屏蔽电极(221)的端部位于比第一栅电极(217)更靠近第二栅电极(218)侧的位置，第二屏蔽电极(222)的端部位于比第二栅电极(218)更靠近第一栅电极(217)侧的位置。
- 具有选择性掺杂的JFET区的功率半导体器件及形成这样的器件的相关方法-201080061047.9
- 张清纯 - 克里公司
- 2010-10-19 - 2012-10-03 - H01L29/80
- 一种半导体开关器件包括：宽带隙漂移层，其具有第一导电类型(例如n型)；以及第一和第二宽带隙阱区，其具有第二导电类型(例如p型)并且位于所述宽带隙漂移层上。所述第一导电类型的第一和第二宽带隙源极/漏极区分别位于所述第一和第二宽带隙阱区上。具有所述第一导电类型的宽带隙JFET区被设置在所述第一和第二阱区之间。该JFET区包括邻近所述第一阱区的侧表面的第一局部JFET区和邻近所述第二阱区的侧表面的第二局部JFET区。所述局部JFET区的掺杂浓度超过所述JFET区的位于所述JFET区的第一和第二局部JFET区之间的中心部分的掺杂浓度。
- 非平面锗量子阱装置-201080059031.4
- R.皮拉里塞蒂;J.T.卡瓦列罗斯;W.雷奇马迪;U.沙;B.楚-孔;M.拉多沙夫耶维奇;N.穆克赫吉;G.德维;B.Y.金;R.S.乔 - 英特尔公司
- 2010-11-18 - 2012-09-05 - H01L29/80
- 本发明公开用于形成非平面锗量子阱结构的技术。具体来说，量子阱结构能够采用IV或III-V族半导体材料来实现，并且包括锗鳍式结构。在一个示例情况下，提供一种非平面量子阱装置，该装置包括具有衬底(例如硅上的SiGe或GaAs缓冲部分)、IV或III-V材料势垒层(例如SiGe或GaAs或AlGaAs)、掺杂层(例如δ掺杂/调制掺杂)和未掺杂锗量子阱层的量子阱结构。未掺杂锗鳍式结构在量子阱结构中形成，并且顶部势垒层在鳍式结构之上沉积。栅金属能够跨鳍式结构来沉积。漏区/源区能够在鳍式结构的相应端部形成。
- 半导体器件及其制造方法-201080045199.X
- 冈田政也;木山诚 - 住友电气工业株式会社
- 2010-06-24 - 2012-08-22 - H01L29/80
- 公开了一种用于大电流的半导体器件，该半导体器件在具有低导通电阻、增加的迁移率和改进的夹断特性之后，即使漏电压增加也不会产生翘曲现象。还公开了该半导体器件的制造方法。该半导体器件具有：具有开口(28)的GaN叠层体(15)；包括沟道的再生长层(27)；栅电极(G)；源电极(S)；以及漏电极(D)。再生长层(27)包括电子传输层(22)和电子供给层(26)，GaN叠层体包括p型GaN层(6)，其端表面在开口中被再生长层覆盖，并且p型GaN层被设置有与该p型GaN层欧姆接触的p侧电极(11)。
- 耐高压的结型场效应管-201110021192.0
- 张帅;董科 - 上海华虹NEC电子有限公司
- 2011-01-19 - 2012-07-25 - H01L29/80
- 本发明公开了一种耐高压的结型场效应管，在现有结型场效应管的基础上做了改进，具体是在栅极靠近漏极的一端、以及漏极处增加了多晶硅场极板结构，这可以改善阱二和阱三体内的电荷分布和矢量电场分布，从而提高结型场效应管的关态击穿电压，可以制作出耐高压的结型场效应管。
- 双向开关-201080049924.0
- 森田竜夫 - 松下电器产业株式会社
- 2010-11-11 - 2012-07-25 - H01L29/80
- 本发明公开了一种双向开关。双向开关包括半导体元件(101)和衬底电位稳定化部(103)。半导体元件(101)具有第一欧姆电极和第二欧姆电极以及第一栅电极和第二栅电极，该第一栅电极和该第二栅电极从第一欧姆电极一侧依次形成在第一欧姆电极和第二欧姆电极之间。衬底电位稳定化部(103)使衬底的电位成为比第一欧姆电极的电位和第二欧姆电极的电位中校高的电位低的电位。
- 具有分级掺杂区的垂直结型场效应晶体管和二极管及其制造方法-201080036567.4
- 成林;M·马佐拉 - SSSCIP有限公司
- 2010-06-18 - 2012-07-04 - H01L29/80
- 本发明涉及一种半导体器件及制造该器件的方法。该器件可以是面结型场效应晶体管(JFET)或者结型肖特基势垒(JBS)二极管或者PiN二极管。该器件具有通过外延生长而形成的分级p型半导体层和/或区。该方法不需要离子注入。该器件可以由宽带隙半导体材料，比如碳化硅(SiC)制成，并且可以在高温和高能应用中使用。
- 具有导电性较高的非穿通型半导体沟道的半导体器件及制造方法-200980135026.4
- 大卫·C·谢里登;安德鲁·里特诺尔 - 半南实验室公司
- 2009-07-09 - 2011-08-10 - H01L29/80
- 本发明描述了如下的半导体器件，其中将所述器件中的电流流动约束在整流结(例如，p-n结或金属-半导体结)之间。所述器件提供了非穿通型性能和改进的导电能力。所述器件可以是功率半导体器件，如结型场效应晶体管(VJFET)、静电感应晶体管(SIT)、结型场效应晶闸管或JFET限流器。可以以诸如碳化硅(SiC)等宽带隙半导体制造所述器件。根据一些实施方式，所述器件可以是常关闭型SiC垂直结型场效应晶体管。本发明还描述了制造所述器件和包括所述器件的电路的方法。
- 一种带有高衬底-漏极击穿和嵌入式雪崩箝位二极管的横向超级结器件-201010577652.3
- 马督儿·博德;安荷·叭剌;哈姆扎·依玛兹;马国荣;管灵鹏;李亦衡;陈军 - 万国半导体股份有限公司
- 2010-11-29 - 2011-07-20 - H01L29/80
- 本发明提出了横向功率器件的结构和制备方法，该器件包括一个带有形成在漏极和栅极之间的雪崩箝位二极管的超级结结构。该横向超级结结构降低了导通电阻，包括雪崩箝位二极管和N缓冲区在内的结构调整，增大了衬底和漏极之间的击穿电压，增强了非箝位感应开关(UIS)性能。
- 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件-201010576533.6
- 马督儿·博德;管灵鹏;安荷·叭剌;哈姆扎·依玛兹 - 万国半导体股份有限公司
- 2010-11-29 - 2011-06-22 - H01L29/80
- 本发明公开了一种带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件，在位于N+衬底上的P-外延层上方，通过堆积式交替的P型和N型半导体层，构成一个横向超级结JFET。N+漏极立柱向下延伸，穿过超级结结构和P-外延层，连接到N+衬底，从而构成一个底部漏极器件。N+源极立柱和P+栅极立柱穿过超级结延伸，但是在P-外延层终止。从底部P+栅极立柱开始，穿过P-外延层，到N+漏极衬底，形成一个栅极-漏极雪崩箝位二极管。
- 专利分类
