[发明专利]一种无极性RS-485收发器

摘要

一种无极性RS‑485收发器，属于涉及电子电路设计及微电子领域，包括RS‑485总线L1线、RS‑485总线L2线、用以接受RS‑485总线信号的接收器以及用以向RS‑485总线传输信号的驱动器；所述接收器包括第一差分接收器和第二差分接收器；所述驱动器包括差分发送器，所述差分发送器包括输入端U15_DI、输出端U15_A、输出端U15_B和使能端U15_DE；所述第一差分接收器的输入端U13_A、第二差分接收器的输入端U14_B和差分发送器的输出端U15_A均连接RS‑485总线L2；所述第一差分接收器的输入端U13_B、第二差分接收器的输入端U14_A、差分发送器的输出端U15_B均连接RS‑485总线L1线。本发明所述的RS485收发器可以让RS485总线不再区分A线、B线，简化现场施工，便于维护，提高系统的可靠性。

主权项

1.一种无极性RS‑485收发器，包括RS‑485总线L1线、RS‑485总线L2线、用以接受RS‑485总线信号的接收器以及用以向RS‑485总线传输信号的驱动器；其特征在于，还包括：第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）、第五电阻（R5）、第六电阻（R6）、第七电阻（R7）、第八电阻（R8）、第一二极管（D1）、第二二极管（D2）、第三二极管（D3）、第一电容（C1）、第二电容（C2）、第一非门（U1）、第二非门（U2）、第一RS触发器（U3）、第一与门（U5）、第一锁存器（U6）、第二锁存器（U7）、第一三态门（U9）、第一异或门（U10）、第二三态门（U11）、接收输出引脚（RO）、接收使能引脚（nRE）、VCC供电线；所述接收器包括第一差分接收器（U13）和第二差分接收器（U14）；所述第一差分接收器（U13），包括输入端U13_A、输入端U13_B、输出端U13_RO和使能端U13_RE；所述第二差分接收器（U14），包括输入端U14_A、输入端U14_B、输出端U14_RO和使能端U14_RE；所述驱动器包括差分发送器（U15），所述差分发送器（U15）包括输入端U15_DI、输出端U15_A、输出端U15_B和使能端U15_DE；所述第一差分接收器（U13）的输入端U13_A、第二差分接收器（U14）的输入端U14_B和差分发送器（U15）的输出端U15_A均连接RS‑485总线L2；所述第一差分接收器（U13）的输入端U13_B、第二差分接收器（U14）的输入端U14_A、差分发送器（U15）的输出端U15_B均连接RS‑485总线L1线；所述第一非门（U1），包括输入端U1_A和输出端U1_Y；所述第二非门（U2），包括输入端U2_A和输出端U2_Y；所述第一RS触发器（U3），包括信号端U3_CP、输入端U3_SD、输入端U3_RD、输出端U3_Q、输出端U3_D；所述第一与门（U5），包括输入端U5_A、输入端U5_B和输出端U5_Y；所述第一锁存器（U6），包括使能端U6_LE、输入端U6_D、输出端U6_Q；所述第二锁存器（U7），包括使能端U7_LE、输入端U7_D、输出端U7_Q；所述第一三态门（U9），包括输入端U9_A、输出端U9_Y和使能端U9_OE；所述第一异或门（U10），包括输入端U10_A、输入端U10_B、输出端U10_Y；所述第二三态门（U11），包括输入端U11_A、输出端U11_Y和使能端U11_OE；所述第一非门（U1）的输入端U1_A连接接收输出引脚（RO）和第一与门（U5）的输出端U5_Y；所述第一非门（U1）的输出端U1_Y连接第一二极管（D1）的输出端；所述第一二极管（D1）的输入端连接第一电阻（R1）的一端、第一电容（C1）的一端、第一RS触发器（U3）的信号端U3_CP；第一电阻（R1）的另一端连接VCC供电线；第一电容（C1）的另一端接地；所述第二非门（U2）的输入端U2_A连接接收使能引脚（nRE），输出端U2_Y连接第二二极管（D2）的输出端；所述第二二极管（D2）的输入端连接第二电阻（R2）的一端、第一RS触发器（U3）的输入端U3_SD、第三二极管（D3）的输入端；第二电阻（R2）的另一端连接连接VCC供电线；第三二极管（D3）的输出端连接第二电容（C2）的一端和第五电阻（R5）的一端；第二电容（C2）的另一端接地；第五电阻（R5）的另一端连接第一异或门（U10）的输出端U10_Y；所述第一RS触发器（U3）的输入端U3_RD连接VCC供电线，输出端U3_Q连接第一锁存器（U6）的使能端U6_LE和第二锁存器（U7）的使能端U7_LE，输出端U3_D接地；所述第一与门（U5）的输入端U5_A连接第四电阻（R4）的一端、第一锁存器（U6）的输入端U6_D、第一三态门（U9）的输出端U9_Y，输入端U5_B连接第三电阻（R3）的一端、第二锁存器（U7）的输入端U7_D、第二三态门（U11）的输出端U11_Y；第四电阻（R4）的另一端、第三电阻（R3）的另一端均连接VCC供电线；所述第一锁存器（U6）的输出端U6_Q连接第二三态门（U11）的使能端U11_OE；所述第二锁存器（U7）的输出端U7_Q连接第一三态门（U9）的使能端U9_OE；所述第一三态门（U9）的输入端U9_A连接第六电阻（R6）的一端、第一差分接收器（U13）的输出端U13_RO、第一异或门（U10）的输入端U10_A；第六电阻（R6）的另一端连接VCC供电线；所述第一异或门（U10）的输入端U10_B连接第七电阻（R7）的一端、第二三态门（U11）的输入端U11_A、第二差分接收器（U14）的输出端U14_RO；第七电阻（R7）的另一端连接VCC供电线；所述第八电阻（R8）一端与VCC供电线连接，另一端与接收使能引脚nRE、第一差分接收器（U13）的使能端U13_RE和第二差分接收器（U14）的使能端U14_RE连接。