[发明专利]三维存储装置中的阶梯区域之间的直通存储级通孔结构及其制备方法有效
| 申请号： | 201780026897.7 | 申请日： | 2017-02-21 |
| 公开（公告）号： | CN109075175B | 公开（公告）日： | 2023-05-30 |
| 发明（设计）人： | Z.卢;J.于;J.阿尔斯梅尔;F.富山;Y.水谷;小川裕之;C.葛;D.毛;张艳丽;A.楚;Y.李 | 申请（专利权）人： | 桑迪士克科技有限责任公司 |
| 主分类号： | H10B43/23 | 分类号： | H10B43/23;H01L29/66;H01L29/792;H10B43/35;H10B43/50;H10B43/40;H10B43/27 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邱军 |
| 地址： | 美国得*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的下级金属互连结构在其上具有半导体装置的基板上方形成。半导体材料层以及电介质隔层和绝缘层的交替堆叠在所述下级金属互连结构上方形成。存储堆叠结构阵列穿过所述交替堆叠形成。沟槽穿过所述交替堆叠形成，由此使得阶梯区域位于远离距所述沟槽阈值横向距离处，而相邻的阶梯区域在距所述沟槽所述阈值横向距离内形成。所述沟槽近侧的所述电介质隔层的部分被导电层替换，而所述交替堆叠的保留部分存在于所述阶梯区域中。至少一个直通存储级通孔结构可以穿过所述电介质隔层的所述保留部分和所述绝缘层形成，以提供穿过存储级组件的竖直导电路径。 | ||
| 搜索关键词： | 三维 存储 装置 中的 阶梯 区域 之间 直通 级通孔 结构 及其 制备 方法 | ||
【主权项】：
1.一种半导体结构，包括：存储级组件，所述存储级组件位于半导体基板上方，并且包括导电层和绝缘层的第一部分的至少一个第一交替堆叠，并且还包括存储堆叠结构，所述存储堆叠结构竖直延伸穿过所述至少一个第一交替堆叠；多个横向伸长的接触通孔结构，所述多个横向伸长的接触通孔结构位于相应的沟槽内、竖直延伸穿过所述存储级组件，并且沿着第一水平方向横向延伸，其中所述多个横向伸长的接触通孔结构的第一子集将所述至少一个交替堆叠横向划分成多个横向间隔开的块，其中所述多个块包括三个相邻块的集，所述三个相邻块的集依次包括第一块、第二块和第三块，所述第一块、第二块和第三块沿着垂直于所述第一水平方向的第二水平方向布置；至少一个第二交替堆叠，所述至少一个第二交替堆叠邻接所述第二块，并且包括电介质隔层和所述绝缘层的第二部分的交替层，并且所述电介质隔层中的每一者位于与相应导电层相同的等级处；和至少一个直通存储级通孔结构，所述至少一个直通存储级通孔结构包括导电材料并且竖直延伸穿过所述至少一个第二交替堆叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司，未经桑迪士克科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780026897.7/，转载请声明来源钻瓜专利网。
- 同类专利
- SONOS存储器的形成方法-202310944625.2
- 曹俊;吴兵;陆涵蔚 - 上海华虹宏力半导体制造有限公司
- 2023-07-28 - 2023-09-22 - H10B43/23
- 本发明提供了一种SONOS存储器的形成方法，包括：提供衬底，衬底包括器件区和位于器件区外围的逻辑区；通过炉管工艺在器件区和逻辑区的衬底上均形成ONO膜层；刻蚀逻辑区的ONO膜层，露出逻辑区的衬底的表面；在逻辑区的衬底的表面形成高压栅氧化层；如果ONO层或高压栅氧化层上有杂质颗粒，则形成一层抗反射涂层覆盖剩余的ONO膜层和高压栅氧化层的表面；采用各项同性干法刻蚀方法刻蚀并去除杂质颗粒，抗反射涂层保护剩余的ONO膜层和高压栅氧化层；去除抗反射涂层；在剩余的ONO层和高压栅氧化层上均形成栅多晶硅结构。本发明在形成栅多晶硅结构之前去除杂质颗粒，防止栅多晶硅结构出现桥接的情况。
- 含有两种类型的支柱结构的多层存储器堆叠结构-201780038307.2
- T·卡瓦穆拉;K·弗纳亚马 - 闪迪技术有限公司
- 2017-05-30 - 2023-07-21 - H10B43/23
- 在衬底上方形成包括第一绝缘层和第一牺牲材料层的第一交替堆叠的第一层结构。穿过所述第一层结构形成第一支柱结构。在所述第一层结构上方形成包括第二绝缘层和第二牺牲材料层的第二交替堆叠的第二层结构。穿过所述第二层结构形成存储器堆叠结构和第二支柱结构。用第一导电层和第二导电层代替所述第一牺牲材料层和所述第二牺牲材料层，同时所述第一支柱结构、所述第二支柱结构和所述存储器堆叠结构为所述第一绝缘层和所述第二绝缘层提供结构支撑。通过限制所述第一支柱结构在所述第一层结构内的空间范围，可以减少到背侧接触通孔结构的电短路。
- 三维存储装置中的阶梯区域之间的直通存储级通孔结构及其制备方法-201780026897.7
- Z.卢;J.于;J.阿尔斯梅尔;F.富山;Y.水谷;小川裕之;C.葛;D.毛;张艳丽;A.楚;Y.李 - 桑迪士克科技有限责任公司
- 2017-02-21 - 2023-05-30 - H10B43/23
- 本发明的下级金属互连结构在其上具有半导体装置的基板上方形成。半导体材料层以及电介质隔层和绝缘层的交替堆叠在所述下级金属互连结构上方形成。存储堆叠结构阵列穿过所述交替堆叠形成。沟槽穿过所述交替堆叠形成，由此使得阶梯区域位于远离距所述沟槽阈值横向距离处，而相邻的阶梯区域在距所述沟槽所述阈值横向距离内形成。所述沟槽近侧的所述电介质隔层的部分被导电层替换，而所述交替堆叠的保留部分存在于所述阶梯区域中。至少一个直通存储级通孔结构可以穿过所述电介质隔层的所述保留部分和所述绝缘层形成，以提供穿过存储级组件的竖直导电路径。
- 专利分类
