[发明专利]更新最近最少使用的数据以获得更高普遍性的高速缓存条目的更大持久性有效
申请号: | 201780049386.7 | 申请日: | 2017-08-03 |
公开(公告)号: | CN109564550B | 公开(公告)日: | 2023-06-13 |
发明(设计)人: | 安东尼·J·比贝尔;约翰·M·金 | 申请(专利权)人: | 超威半导体公司 |
主分类号: | G06F12/1027 | 分类号: | G06F12/1027;G06F12/0802 |
代理公司: | 上海胜康律师事务所 31263 | 代理人: | 樊英如;邱晓敏 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了一种用于改进转换后备缓冲器(TLB)操作的技术。所述TLB的特定条目将用与大页大小相关联的数据来更新。所述TLB更新用于所述大页大小的所述TLB条目的替换策略数据,以指示所述TLB条目不是最近最少使用的。为了防止较小的页清除所述大页大小的所述TLB条目,所述TLB还更新用于所述较小的页大小的所述TLB条目的替换策略数据以指示所述TLB条目不是最近最少使用的。 | ||
搜索关键词: | 更新 最近 最少 使用 据以 获得 更高 普遍性 高速缓存 目的 更大 持久性 | ||
【主权项】:
1.一种用于更新包括转换后备缓冲器的高速缓存的替换策略数据的方法,所述方法包括:检测对所述高速缓存的第一高速缓存条目的更新;检测对应于所述第一高速缓存条目的第一替换策略数据条目的第一修改,所述第一替换策略数据条目与第一页大小相关联;识别与小于所述第一页大小的第二页大小相关联的第二替换策略数据条目,所述第二替换策略数据条目也与所述第一高速缓存条目相关联;以及对所述第二替换策略数据条目进行所述第一修改。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于超威半导体公司,未经超威半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780049386.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 实施神经网络的激活逻辑的装置及其方法-201980073120.5
- 徐云植 - 创惟科技股份有限公司
- 2019-05-16 - 2023-10-27 - G06F12/1027
- 一种实施神经网络的激活逻辑的装置,包含输入单元、第一地址转换查找表、中间存储单元、第二地址转换查找表、和输出单元。第一地址转换查找表包含(2^n1)个第一条目,其根据输入单元的n个比特映射到(2^n1)个比特地址,每一第一条目包含(n1‑1)个比特和对应存储在(n1‑1)个比特中的(n1‑1)个第一预设值,以及输入单元的n个比特的n1个输入数据值映射到存储在第一地址转换查找表的(2^n1)个第一条目的其中之一的(n1‑1)个第一预设值。中间存储单元包含(n‑1)个比特。第二地址转换查找表包含(2^(n‑1))个第二条目,其根据中间存储单元的(n‑1)个比特映射到(2^(n‑1))个比特地址,以及每一第二条目包含(n2+1)个比特和对应存储在(n2+1)个比特中的(n2+1)个第二预设值。中间存储单元的(n‑1)个比特的(n‑1)个中间数据值映射到存储在第二地址转换查找表的(2^(n‑1))个第二条目的其中之一的(n2+1)个第二预设值。输出单元用于输出n个输出数据值。
- 地址转译数据无效化-201880041764.1
- 马修·詹姆斯·霍斯内尔;格里戈里奥斯·马格里斯;理查德·罗伊·格里森威特 - ARM有限公司
- 2018-06-01 - 2023-10-20 - G06F12/1027
- 包括存储地址转译数据的一个或更多个事务缓存器16、18、20的数据处理系统2执行各自地址转译上下文VMID、ASID、X内的转译缓存器无效化指令TLBI。由于执行转译缓存器无效化指令而产生的转译缓存器无效化信号被广播到各自的转译缓存器且包括指定被执行的转译缓存器无效化指令的地址转译上下文的信号。转译缓存器无效化信号内所指定的此地址转译上下文用来闸控这些转译缓存器无效化信号在由是潜在的无效化目标的转译缓存器所接收时是否被刷新。转译缓存器无效化信号内所提供的地址转译上下文数据也可用来控制在接收到转译缓存器无效化信号时是否中止用于本地事务内存存取的本地内存事务。
- 转换后备缓冲器中的条目的租约的自适应延期-201780019906.X
- 阿姆鲁·阿瓦德;谢尔盖·布拉戈杜罗夫;阿尔卡普拉瓦·巴苏;马克·H·奥斯丁;加布里埃尔·H·洛;安德鲁·G·克格尔;大卫·S·克里斯蒂;凯文·J·麦格拉斯 - 超威半导体公司
- 2017-03-22 - 2023-09-12 - G06F12/1027
- 所描述的实施方案包括具有两个或更多个转换后备缓冲器(TLB)的计算装置。在操作期间,所述计算装置基于来自页表条目的在页表寻访期间所获取的虚拟地址到物理地址转换和元数据来更新所述TLB中的条目。然后,所述计算装置基于租约长度表达式来计算所述TLB中的所述条目的租约长度。接下来,针对所述TLB中的所述条目,所述计算装置将租约值设置为所述租约长度,其中所述租约值表示直到所述TLB中的所述条目的租约到期时为止的时间,其中当相关联的租约已经到期时,所述TLB中的所述条目无效。然后,所述计算装置使用所述租约值来控制允许使用来自所述TLB中的所述条目的信息执行的操作。
- 用于执行转换层表的自适应主机存储器缓冲区高速缓存的系统和方法-201780026088.6
- J.G.哈恩 - 桑迪士克科技有限责任公司
- 2017-02-23 - 2023-07-04 - G06F12/1027
- 本发明题为“用于执行转换层表的自适应主机存储器缓冲区高速缓存的系统和方法”。本发明公开了用于执行转换层表(FTL表)的自适应主机存储器缓冲区高速缓存的系统和方法。在一种形式中,非易失性存储器系统结合接收来自主机系统的第一主机命令,接收来自所述主机系统的提示信息,所述提示信息识别存储在所述非易失性存储器系统处的所述主机系统将从其读取数据的文件。所述非易失性存储器系统识别与在所述提示信息中识别的所述文件的数据相关联的一个或多个FTL表,并将所述一个或多个FTL表发送到所述主机系统以用于存储在所述主机系统的主机存储器缓冲区中。在将所述一个或多个FTL表发送到所述主机系统之后,所述非易失性存储器系统接收来自所述主机系统的第二主机命令,所述主机命令包括用于读取来自存储所述文件的数据的所述非易失性存储器系统的一个或多个物理块地址的数据的指令。
- 更新最近最少使用的数据以获得更高普遍性的高速缓存条目的更大持久性-201780049386.7
- 安东尼·J·比贝尔;约翰·M·金 - 超威半导体公司
- 2017-08-03 - 2023-06-13 - G06F12/1027
- 公开了一种用于改进转换后备缓冲器(TLB)操作的技术。所述TLB的特定条目将用与大页大小相关联的数据来更新。所述TLB更新用于所述大页大小的所述TLB条目的替换策略数据,以指示所述TLB条目不是最近最少使用的。为了防止较小的页清除所述大页大小的所述TLB条目,所述TLB还更新用于所述较小的页大小的所述TLB条目的替换策略数据以指示所述TLB条目不是最近最少使用的。
- 在主机存储器缓冲区中存储转换层元数据-202180029997.1
- 许鹏 - 美光科技公司
- 2021-04-21 - 2023-01-13 - G06F12/1027
- 一种将转换层元数据存储在主机存储器缓冲区中的实例方法包括:从第一存储器装置检索包括一或多个逻辑到物理(L2P)记录的转换层元数据,其中所述一或多个L2P记录中的一L2P记录将逻辑块地址映射到标识存储器系统中的存储器块的物理地址;产生用于所述转换层元数据的至少一部分的保护元数据;以及促使连接到所述存储器系统的主机系统将所述转换层元数据的所述部分和所述保护元数据存储在驻存于所述主机系统的第二存储器装置上的主机存储器缓冲区中。
- 用于转换后备缓冲器中的多个页面大小的灵活存储和优化搜索-202080088748.5
- G·V·H·莱明三世;J·G·法沃尔;S·J·卓丹;J·C·佩利;B·L·托尔 - 安帕尔电脑有限责任公司
- 2020-12-17 - 2022-10-18 - G06F12/1027
- 本发明公开了一种包括支持多个页面大小的统一转换后备缓冲器(TLB)的存储器管理单元(MMU)。在一个方面,所述MMU被进一步配置为存储和动态更新与所述多个页面大小中的每一个相关联的页面大小驻留元数据。所述页面大小驻留元数据可以包括最新近使用的(MRU)页面大小数据和/或用于每个页面大小的计数器,所述计数器指示有多少所述页面大小的页面驻留在所述统一TLB中。所述统一TLB被配置为基于所述页面大小驻留元数据来确定对所述多个页面大小中的至少一个页面大小子集执行TLB查找的顺序。
- 用于更大区域大小的可编程地址范围引擎-202080093862.7
- 法拉·E·法戈;米切尔·戴蒙德;大卫·凯佩尔;萨曼蒂卡·S·苏里;宾·彭;肖芭·索普拉加达 - 英特尔公司
- 2020-12-21 - 2022-08-30 - G06F12/1027
- 本文描述的示例涉及计算系统,其支持定制页大小的范围来供应用映射连续的存储器区域而不是许多较小大小的页。应用可以请求定制范围大小。操作系统可以通过指定比正常一般页大小更大或更小的定制范围大小,来将连续的物理存储器区域分配到虚拟地址范围。虚拟到物理地址转化可以并行地使用地址范围电路和转化后备缓冲器来发生。地址范围电路可以确定定制条目是否可用来识别虚拟地址的物理地址转化。在一些示例中可以通过变换虚拟地址来执行物理地址转化。
- 基于转换后备缓冲器逐出的高速缓存替换-202080008217.0
- 加布里埃尔·H·洛;保罗·莫耶 - 超威半导体公司
- 2020-01-16 - 2021-11-12 - G06F12/1027
- 一种处理系统基于从转换后备缓冲器(TLB)逐出映射虚拟到物理地址转换的条目而调整高速缓存处的高速缓存线的高速缓存替换优先级。在逐出TLB条目时,所述处理系统识别与所述逐出的TLB条目的所述物理地址相对应的高速缓存线,并逐出所述高速缓存线或调整所述高速缓存线的所述高速缓存替换优先级,从而加速它们从所述高速缓存中的逐出。
- 将外部存储器虚拟化为在机器学习加速器本地-201980094598.6
- 劳伦斯·J·马达尔三世;特米塔约·法德鲁;哈西特·哈伊坦;拉维·纳拉亚纳斯瓦米 - 谷歌有限责任公司
- 2019-11-26 - 2021-11-09 - G06F12/1027
- 方法、系统和装置,包括在计算机存储介质上编码的计算机程序,以用于将外部存储器虚拟化为对机器学习加速器本地的。一种环境计算系统包括:环境机器学习引擎;低功率CPU;以及SRAM,其至少在所述环境机器学习引擎和所述低功率CPU当中被共享;其中所述环境机器学习引擎包括用以从所述环境机器学习引擎所生成的虚拟地址转换为所述SRAM内的物理地址的虚拟地址逻辑。
- 检测用于保护存储器的存储密钥的更改-202080016269.2
- T·什莱格尔;J·布拉德伯里;B·C·贾梅伊;J·穆德;P·J·雷尔森 - 国际商业机器公司
- 2020-02-14 - 2021-10-29 - G06F12/1027
- 用于保护存储器的存储密钥更改的检测包括确定在计算环境的处理器内存储密钥更改事件是否已经发生。确定包括检查存储密钥的一个或多个选定字段是否已被更新。存储密钥与存储器块相关联并控制对存储器块的访问。基于指示存储密钥的一个或多个选定字段已被更新的检查,已检测到存储密钥更改事件。基于确定已发生存储密钥更改事件,提供通知。
- 自适应地址转译缓存-202080014710.3
- 萨加尔·博里卡;拉维基兰·凯达拉·拉克什曼 - 思科技术公司
- 2020-02-26 - 2021-09-28 - G06F12/1027
- 系统和方法用于优化地址转译缓存(ATC)的利用率。网络接口控制器(NIC)可以将在ATC的第一级中保留一个或多个缓存行的信息写入ATC的第二级。NIC可以接收对主机计算系统的存储器中未转译的地址的直接存储器访问(DMA)的请求。NIC可以确定未转译的地址未缓存在ATC的第一级中。NIC可以使用请求和ATC的第二级识别ATC的第一级中所选定的缓存行以进行驱逐。NIC可以接收未转译的地址的转译后的地址。NIC可以在选定的缓存行中缓存未转译的地址。NIC可以使用转译后的地址执行DMA。
- 为虚拟页面分配非邻接备份物理子页面的方法-202080007436.7
- 亚历山大·D·布雷斯洛 - 超威半导体公司
- 2020-01-27 - 2021-08-06 - G06F12/1027
- 一种设备包括地址转换缓冲器(303),其为多个虚拟页面号中的每个虚拟页面号(621)存储与所述虚拟页面号相关联的映射(650)。所述映射识别分配给所述虚拟页面号的一组物理子页面(622),且所述组物理子页面包括物理存储器区中的多个邻接子页面的至少第一物理子页面,且不包括所述物理存储器区中的所述多个邻接子页面的至少第二物理子页面。存储器管理单元与地址转换缓冲器耦合,从而响应于接收到请求的虚拟子页面号(602)和请求的虚拟页面号(601),基于与所述请求的虚拟页面号相关联的所述映射,确定物理子页面号(612),其识别分配给所述请求的虚拟子页面号的物理子页面。
- 基于外部存储器的转换后备缓冲器-201980062363.9
- 尼蓬·哈沙德克·拉瓦尔;菲利普·恩杰 - ATI科技无限责任公司
- 2019-07-30 - 2021-05-04 - G06F12/1027
- 用于虚拟地址转换的方法、装置和系统。存储器管理单元(MMU)接收将虚拟存储器地址转换为物理存储器地址的请求,并且基于所述虚拟存储器地址在转换后备缓冲器(TLB)中搜索到所述物理存储器地址的转换。如果在所述TLB中未找到所述转换,则所述MMU在外部存储器转换后备缓冲器(EMTLB)中搜索所述物理存储器地址,并且使用页表查询器(PTW)执行页表查询以检索所述转换。如果在所述EMTLB中找到所述转换,则所述MMU中止所述页表查询并返回所述物理存储器地址。如果在所述TLB中未找到所述转换并且在所述EMTLB中未找到所述转换,则所述MMU基于所述页表查询返回所述物理存储器地址。
- 减少由于地址转换缺失而引起的管线暂缓的方法、装置和系统-201980056820.3
- P·戈沙尔;N·乔杜里;R·拉贾戈帕兰;P·埃比勒;B·斯坦普尔;D·S·雷;T·P·施派尔 - 高通股份有限公司
- 2019-08-26 - 2021-04-09 - G06F12/1027
- 提出了一种用于减少由于地址转换缺失引起的管线暂缓的方法、装置和系统。一种装置包括:存储器访问指令管线,耦合到存储器访问指令管线的转换后备缓冲器,以及耦合到TLB和存储器访问指令管线两者的TLB缺失队列。TLB缺失队列被配置为选择性地存储第一存储器访问指令连同与第一存储器访问指令相关联的信息,由于第一存储器访问指令在TLB中缺失,第一存储器访问指令已经被从存储器访问指令管线移除。TLB缺失队列还被配置为将第一存储器访问指令重新引入到存储器访问指令管线,存储器访问指令管线与地址转换的返回相关联,该地址转换与第一存储器访问指令有关。
- 用于片上系统中的可编程逻辑主机的基于硬件的虚拟到物理地址转换-201980041876.1
- Y·阿贝尔;S·阿玛德;G·辛格 - 赛灵思公司
- 2019-06-21 - 2021-02-02 - G06F12/1027
- 一种示例可编程集成电路(IC),包括处理系统(2),该处理系统(2)具有处理器(5)、主机电路(404)、以及系统存储器管理单元(SMMU)(80)。该SMMU包括第一转换缓冲器单元(TBU)(410),其耦合到主机电路;地址转换(AT)电路(412);AT接口(414),其耦合到AT电路;以及第二TBU(411),其耦合到AT电路;以及可编程逻辑(3),其通过AT接口耦合到SMMU中的AT电路。
- 管理程序存储器高速缓存失效-201880060370.0
- A·班达里;B·J·小舍温;X·D·张 - 微软技术许可有限责任公司
- 2018-06-22 - 2020-05-01 - G06F12/1027
- 本公开总体上涉及管理程序存储器虚拟化。在示例中,转换旁视缓冲器(TLB)失效请求可以被选择性地递送到与其相关的处理器,或者可以被与其不相关的处理器忽略,以使通常与这样的TLB失效请求相关联的处理开销最小化。在另一示例中,TLB失效请求可以被挂起,以使得管理程序能够完成执行与将被TLB失效请求影响的一个或多个TLB条目相关的指令。
- 交换机中的地址缓存-201680028182.0
- 本杰明·C·谢布里 - 谷歌有限责任公司
- 2016-06-24 - 2020-03-24 - G06F12/1027
- 方法、系统和设备包括在计算机存储介质上编码的计算机程序,用于将地址存储在交换机的存储器中。系统中的一个包括:交换机,其在交换机与每个装置之间的总线上没有任何部件的情况下,从连接至总线的装置接收分组并且将分组递送至连接至总线的装置;集成到交换机中的存储器,用于存储虚拟地址到物理地址的映射;以及集成到交换机中的存储介质,其存储指令,指令可由交换机执行以使交换机执行操作,操作包括:接收对通过总线连接至交换机的装置的地址转换请求的响应,响应包括虚拟地址到物理地址的映射,以及响应于接收到响应,将虚拟地址到物理地址的映射存储在存储器中。
- 流转换后备缓冲器-201880011596.1
- 韦德·K·史密斯;科斯坦蒂诺斯·丹尼·克里斯蒂迪斯 - 超威半导体公司;ATI科技无限责任公司
- 2018-02-13 - 2019-09-27 - G06F12/1027
- 提供了使用转换后备缓冲器来为数据流提供低延迟存储器地址转换的技术。存储器系统的客户端首先通过请求初始化转换预取流来准备所述地址转换高速缓存层次结构。在初始化所述转换预取流之后,所述高速缓存层次结构向所述客户端返回完成确认,然后所述客户端开始访问存储器。预取流是关于地址范围而指定,并且针对所述虚拟存储器地址空间的大的连续部分而执行。
- 使用聚合存储器管理单元(MMU)提供存储器管理功能-201680055150.X
- S·M·加代尔拉布;J·E·波达艾玛;刘骆隆;A·米雷特斯凯;P·C·J·维尔齐恩斯基;K·J·厄恩魏因;C·J·莫雷拉;S·P·W·布斯;M·瓦里亚;T·D·德里伯格 - 高通股份有限公司
- 2016-09-12 - 2019-08-30 - G06F12/1027
- 本发明公开使用聚合存储器管理单元MMU提供存储器管理功能,及相关设备与方法。在一个方面中,提供聚合MMU,其包括各自包含多个输入事务缓冲器的多个输入数据路径及各自包含多个输出事务缓冲器的多个输出路径。所述聚合MMU的一些方面另外提供一或多个翻译高速缓冲存储器及/或一或多个硬件页表查看器。所述聚合MMU进一步包含MMU管理电路,其经配置以从输入事务缓冲器检索存储器地址翻译请求MATR,基于所述MATR执行存储器地址翻译操作以产生经翻译存储器地址字段TMAF,并将所述TMAF提供到输出事务缓冲器。所述聚合MMU还提供多个输出数据路径,每一输出数据路径经配置以输出具有所得存储器地址翻译的事务。
- 翻译旁视缓冲器中的可配置的偏斜关联性-201780076877.0
- 约翰·M·金;迈克尔·T·克拉克 - 超威半导体公司
- 2017-11-27 - 2019-07-30 - G06F12/1027
- 描述了用于使用偏斜关联性翻译旁视缓冲器(TLB)来确定物理存储器中的与虚拟地址相对应的地址的方法、装置和系统。使用接收器电路来接收虚拟地址和配置指示。在发生TLB命中的情况下输出与所述虚拟地址相对应的物理地址。所述TLB的多个路的第一子集被配置成保持第一页大小。所述第一子集包括基于所述配置指示的数目个所述路。在发生TLB未命中的情况下从页表检索与所述虚拟地址相对应的物理地址,并且将所述物理地址的至少一部分安装在所述TLB的多个路的子集中的最近最少使用的路中,所述最少使用的路是根据基于所述配置指示的替换策略而确定。
- 存储器间隙的有效利用-201680046659.8
- A·A·奥波尔图斯瓦伦祖埃拉;G·S·查布拉;N·根格;J·F·小布伦南;B·钦塔木尼迪 - 高通股份有限公司
- 2016-07-13 - 2018-03-27 - G06F12/1027
- 系统和方法涉及存储器管理的方法。间隙是通过转译后援缓冲器TLB的项映射到虚拟地址的物理存储器的区段中的物理存储器的未使用的部分。所述物理存储器中的区段的大小和对齐可基于TLB中的项的数量,这导致间隙。在所述物理存储器中所识别的一或多个间隙被回收或重新使用,其中通过将所述间隙的物理地址映射到所述动态缓冲器的虚拟地址来收集所述一或多个间隙以形成动态缓冲器。
- 专利分类