[发明专利]多重图案化方法有效
申请号: | 201810271979.4 | 申请日: | 2018-03-29 |
公开(公告)号: | CN109326521B | 公开(公告)日: | 2020-12-01 |
发明(设计)人: | 范振豊;陈志壕;陈文彦 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/3213 | 分类号: | H01L21/3213;H01L21/311 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 描述了半导体工艺中用于图案化的方法。形成其中具有切口的伪层。在伪层上方形成第一牺牲层,并且第一牺牲层的至少部分设置在切口中。在第一牺牲层上方形成第二牺牲层。将第二牺牲层图案化为具有第一图案。使用第二牺牲层的第一图案,将第一牺牲层图案化为具有第一图案。去除第二牺牲层。之后,包括改变第一牺牲层的第一图案的尺寸来在第一牺牲层中形成第二图案。使用第一牺牲层的第二图案,图案化伪层。沿着图案化的伪层的相应的侧壁形成掩模部分。使用掩模部分形成掩模。本发明的实施例还涉及多重图案化方法。 | ||
搜索关键词: | 多重 图案 方法 | ||
【主权项】:
1.一种多重图案化方法,包括:在衬底上方形成伪层,所述伪层中具有切口;在所述伪层上方形成第一牺牲层,所述第一牺牲层的至少部分设置在所述切口中;在所述第一牺牲层上方形成第二牺牲层;将所述第二牺牲层图案化为具有第一图案;使用所述第二牺牲层的所述第一图案,将所述第一牺牲层图案化为具有所述第一图案;去除所述第二牺牲层;在去除所述第二牺牲层之后,包括改变所述第一牺牲层的所述第一图案的尺寸来在所述第一牺牲层中形成第二图案;使用所述第一牺牲层的所述第二图案,图案化所述伪层;沿着图案化的伪层的相应的侧壁形成掩模部分;以及使用所述掩模部分形成掩模,并且所述掩模将在蚀刻所述衬底的层期间使用。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810271979.4/,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置的制造方法
- 下一篇:一种金刚石异质结二极管器件的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造