[发明专利]基于温度的CMOS工艺器件抗辐射加固方法有效
| 申请号： | 201810553481.7 | 申请日： | 2018-05-31 |
| 公开（公告）号： | CN108511402B | 公开（公告）日： | 2019-12-06 |
| 发明（设计）人： | 马武英;何振山;丛培天;姚志斌;王祖军;何宝平;盛江坤;董观涛;薛院院 | 申请（专利权）人： | 西北核技术研究所 |
| 主分类号： | H01L23/34 | 分类号： | H01L23/34;H01L23/552 |
| 代理公司： | 61211 西安智邦专利商标代理有限公司 | 代理人： | 杨引雪<国际申请>=<国际公布>=<进入 |
| 地址： | 710024 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于温度的CMOS工艺器件抗辐射加固方法，该方法提高了CMOS工艺器件抗总剂量能力，解决了CMOS器件在空间辐射中长时间应用，使电子器件性能退变，甚至功能失效的问题。其包括1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间；2)确定调节电流及将CMOS工艺器件进行封装；2.1)在基片上制作加温电阻；2.2)对基片进行加热，将基片加热至最优退火温度值，确定此时的电流值为调节电流；2.3)将待加固的CMOS工艺器件与基片连接、封装，同时在CMOS工艺器件的管壳中增加温度控制管脚；3)根据步骤1)获得的最佳退火时间和步骤2.2)确定的调节电流对待加固的CMOS工艺器件进行加热，从而提高CMOS工艺器件的抗总剂量的能力。 | ||
| 搜索关键词： | 退火 加热 抗辐射 总剂量 封装 电子器件性能 功能失效 基片连接 空间辐射 时间应用 电阻 管脚 管壳 加温 退变 制作 | ||
【主权项】：
1.一种基于温度的CMOS工艺器件抗辐射加固方法，其特征在于，包括以下步骤：/n1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间；/n2)确定调节电流，将CMOS工艺器件进行封装；/n2.1)在基片上制作加温电阻；/n2.2)对基片进行加热，将基片加热至最优退火温度，确定此时的电流值为调节电流；/n2.3)将待加固CMOS工艺器件与基片连接、封装，同时在CMOS工艺器件的管壳中增加温度控制管脚；/n3)当累积总剂量达到规定总剂量时，根据步骤1)获得的最佳退火时间和步骤2.2)确定的调节电流对待加固的CMOS工艺器件进行加热，从而提高CMOS工艺器件的抗总剂量；/n步骤1)具体包括以下步骤，/n1.1)选取待加固的同批次CMOS工艺器件，分A、B两组，对A组和B组器件进行常规封装，并开展电学性能测试，筛选出性能稳定的器件；/n1.2)对A组样品进行总剂量辐照实验，获得该批次实验样品抗总剂量辐射的能力；/n1.3)对B组器件进行总剂量辐照实验，累积辐照总剂量至步骤1.2)总剂量值的80％；/n1.4)将步骤1.3)辐照后的样品进行再次分组，将各组样品进行不同温度的退火实验，在不同温度值的退火过程中选取多个时间点，对各组器件的电特性进行测试；/n1.5)在步骤1.4)的测试结果中选取电特性测试恢复最快的温度为最优退火温度，性能恢复到退火前的10％以内所对应时间为最佳退火时间。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西北核技术研究所，未经西北核技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810553481.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体芯片的封装结构及其封装方法
- 下一篇：芯片封装系统
- 同类专利
- 基于周期性电介质结构的光制冷集成电路系统-201711065253.7
- 张也平;艾杰;向艳军;马烈华;李涛;马景芳 - 中国工程物理研究院流体物理研究所
- 2017-11-02 - 2020-01-31 - H01L23/34
- 本发明公开了一种基于周期性电介质结构的光制冷集成电路系统，包括集成电路区，以及位于集成电路周围的光制冷区。本发明提供的周期性电介质结构的集成电路制冷系统，可利用参数不同的结构分别形成光子带隙和声子带隙，局域光子缺陷模式和声子缺陷模式，形成光机耦合腔。通过对光子和声子缺陷模式的局域，最终实现光子和声子的高效耦合。
- 三维整合的散热增益型半导体组件及其制作方法-201810155277.X
- 林文强;王家忠 - 钰桥半导体股份有限公司
- 2018-02-23 - 2020-01-17 - H01L23/34
- 本发明的三维整合的散热增益型半导体组件包含有通过接合线相互电性耦接的叠层式半导体次组件及线路板。散热座设置于线路结构的贯穿开口中，用于提高该叠层式半导体次组件的散热性。设置于散热座上的另一线路结构不仅提供机械支撑，其亦可通过金属化盲孔对散热座进行散热及接地电连接。接合线提供次组件与线路板间的电性连接，以将组装于次组件中的装置互连至线路板的端子垫。
- 一种具有温度传感器的可控硅散热器-201911116082.5
- 曹孔健 - 泰州市科健电炉电器有限公司
- 2019-11-14 - 2020-01-14 - H01L23/34
- 本发明公开了一种具有温度传感器的可控硅散热器，包括圆柱形器体、2个圆柱外把，所述圆柱形器体的表面包括有与可控硅相匹配的内心凹槽，所述内心凹槽的直径与可控硅接触面的外部直径相同，所述内心凹槽在某一方向上的横截面呈圆形，所述顶针与可控硅圆心处的凹坑相匹配，所述2个圆柱形外把位于所述器体的外侧表面，所述顶针右侧的内心凹槽表面通过焊锡焊接有负温度系数热敏电阻。该具有温度传感器的可控硅散热器采用中间整体下沉0.4-0.7mm形成与可控硅硅型散热面直径相配合的内心凹槽，由于有所述内心凹槽，所述顶针不易磨损，安装或维修时只要将可控硅放入到所述内心凹槽内即能保证中心定位准确减少校准定位时间，提高了可靠性和工作效率。
- 冷却设备-201880035146.6
- K.本柯特;M.考茨;A.马彻;C.沙切勒 - 西门子股份公司
- 2018-04-16 - 2020-01-14 - H01L23/34
- 本发明涉及一种用于冷却具有多个开关元件(6)的电子电路(4)的冷却设备，其中，冷却设备(2)包括多个与开关元件(6)处于热连接的散热体(8)和用于将冷却剂(12)分配到散热体(8)的冷却剂分配设备(10)。本发明的特征在于，设置了用于可变地调节冷却剂子流(18)的冷却剂流量调节器(14)，并且在冷却剂流量调节器(14)与电子电路(4)之间存在数据连接(16)，以用于传递关于开关元件(6)的负载状态的信息。
- 用于产生半导体装置的方法-201910559552.9
- J·魏尔斯;A·伯姆;A·毛德;P·申德勒;S·特根;A·蒂尔克;U·瓦尔 - 英飞凌科技德累斯顿公司
- 2019-06-26 - 2020-01-03 - H01L23/34
- 本发明公开了一种用于产生半导体装置的方法，所述方法包括：使用蚀刻工艺部分地去除布置在第一半导体层(120)和第二半导体层(140)之间的支撑层(130)，由此在所述第一半导体层(120)和所述第二半导体层(140)之间形成至少一个底切部；利用具有比所述支撑层(130)高的热导率的第一材料(150)至少部分地填充所述至少一个底切部；以及在所述第二半导体层中或上形成传感器器件(20)。
- 半导体器件的载置台以及车载装置-201680014445.2
- 高桥丰英;山城卓儿 - 新电元工业株式会社
- 2016-01-06 - 2019-12-13 - H01L23/34
- 半导体器件(90)的载置台(100)，包括：涂布有具有粘性的散热剂(80)，并且载置有半导体器件(90)的本体部(10)；以及位于所述本体部(10)的外围，并且未载置有所述半导体器件(90)的突出部(20)。所述突出部(20)的表面上设置有用于引导所述散热剂(80)的检知用沟槽部(30)。
- 基于温度的CMOS工艺器件抗辐射加固方法-201810553481.7
- 马武英;何振山;丛培天;姚志斌;王祖军;何宝平;盛江坤;董观涛;薛院院 - 西北核技术研究所
- 2018-05-31 - 2019-12-06 - H01L23/34
- 本发明涉及一种基于温度的CMOS工艺器件抗辐射加固方法，该方法提高了CMOS工艺器件抗总剂量能力，解决了CMOS器件在空间辐射中长时间应用，使电子器件性能退变，甚至功能失效的问题。其包括1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间；2)确定调节电流及将CMOS工艺器件进行封装；2.1)在基片上制作加温电阻；2.2)对基片进行加热，将基片加热至最优退火温度值，确定此时的电流值为调节电流；2.3)将待加固的CMOS工艺器件与基片连接、封装，同时在CMOS工艺器件的管壳中增加温度控制管脚；3)根据步骤1)获得的最佳退火时间和步骤2.2)确定的调节电流对待加固的CMOS工艺器件进行加热，从而提高CMOS工艺器件的抗总剂量的能力。
- 专利分类
