[发明专利]半导体器件有效
| 申请号： | 201810730781.8 | 申请日： | 2018-07-05 |
| 公开（公告）号： | CN109216543B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 金钟旭;朴正熙;朴盛健;朴淳五;李政武 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B63/10 | 分类号： | H10B63/10 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 张波;翟然 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件包括第一存储单元、第二存储单元、第一盖膜和第二盖膜。第一存储单元包括在第一相变存储器上的第一双向阈值开关(OTS)。第二存储单元包括在第二相变存储器上的第二OTS。第一盖膜在第一存储单元和第二存储单元的侧表面上。第二盖膜在第一盖膜上并填充第一存储单元与第二存储单元之间的空间。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1.一种半导体器件，包括：第一存储单元，在第一方向上延伸并且包括第一相变存储器和在所述第一相变存储器上的第一双向阈值开关(OTS)；第二存储单元，在所述第一方向上延伸并且包括第二相变存储器和在所述第二相变存储器上的第二双向阈值开关，所述第二存储单元在交叉所述第一方向的第二方向上与所述第一存储单元间隔开；第一盖膜，在所述第一存储单元和所述第二存储单元的侧表面上；以及第二盖膜，在所述第一盖膜上并且填充所述第一存储单元与所述第二存储单元之间的空间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810730781.8/，转载请声明来源钻瓜专利网。
- 上一篇：可变电阻存储器件及其制造方法
- 下一篇：封装集成无源件
- 同类专利
- 半导体存储装置-201910738092.6
- 古桥弘亘 - 铠侠股份有限公司
- 2019-08-12 - 2023-10-27 - H10B63/10
- 本发明涉及半导体存储装置。至少一个实施例提供了易于小型化的半导体存储装置。一种半导体存储装置包括第一导电层、第二导电层和设置在它们之间的第一硫属元素层。第三导电层和第四导电层之间设置有第二硫属元素层。第二硫属元素层包含碲(Te)。当沿第一方向观测到的第二硫属元素层中的碲的组成比的最小值和最大值分别为第一最小值和第一最大值时，在比第二硫属元素层的第一方向上的中心位置更靠近第三导电层的位置处观测到第一最小值，并且在比第二硫属元素层的第一方向上的中心位置更靠近第四导电层的位置处观测到第一最大值。
- 一种阻流异质结可编程存储器件-202311008148.5
- 王苛;彭泽忠 - 成都皮兆永存科技有限公司
- 2023-08-10 - 2023-10-24 - H10B63/10
- 本发明公开一种阻流异质结可编程存储器件，涉及存储器件领域；存储器件包括：依次连接的第一电极、阻流异质结绝缘介质层和第二电极；阻流异质结绝缘介质层包括：阻流层和可编程介质层；阻流层和可编程介质层采用的绝缘介质不同；第一电极和第二电极采用设定配套材料构成；阻流层的禁带宽度小于可编程介质层的禁带宽度；本发明能够实现低成本高密度存储。
- 半导体器件-201810730781.8
- 金钟旭;朴正熙;朴盛健;朴淳五;李政武 - 三星电子株式会社
- 2018-07-05 - 2023-10-24 - H10B63/10
- 一种半导体器件包括第一存储单元、第二存储单元、第一盖膜和第二盖膜。第一存储单元包括在第一相变存储器上的第一双向阈值开关(OTS)。第二存储单元包括在第二相变存储器上的第二OTS。第一盖膜在第一存储单元和第二存储单元的侧表面上。第二盖膜在第一盖膜上并填充第一存储单元与第二存储单元之间的空间。
- 一种相变存储器及其制作方法、电子设备-202180093300.7
- 应成伟;秦青;周雪;焦慧芳 - 华为技术有限公司
- 2021-05-11 - 2023-10-13 - H10B63/10
- 本申请实施例提供一种相变存储器及其制作方法、电子设备，涉及存储器技术领域，可以解决提高相变存储器中相变材料层的相变速度，导致的功耗增加的问题。该相变存储器包括阵列分布的多个存储单元，所述存储单元包括：依次层叠设置的加热电极、相变材料层和第一电极；所述加热电极包括绝缘材料层和设置在所述绝缘材料层内由缺陷构成的多个导电通道，所述导电通道与所述相变材料层接触。
- 相变存储器及其形成方法、芯片-202310662121.1
- 杨海波;刘峻;付志成;陈玉 - 长江先进存储产业创新中心有限责任公司
- 2023-06-05 - 2023-10-10 - H10B63/10
- 本公开实施例提出一种相变存储器及其制作方法、芯片。该相变存储器包括包括：由下至上层叠设置的第一地址线层、第一界面层、至少一个相变存储单元、第二地址线层；其中，第一地址线层包括至少一条沿第一方向延伸的第一地址线；第二地址线层包括至少一条沿第二方向延伸的第二地址线；第二方向与第一方向相交；相变存储单元与第一地址线和第二地址线均垂直；第一界面层包括至少一个第一界面结构；第一界面结构至少位于第一地址线与相变存储单元之间，用于增加相变存储单元与第一地址线之间的接触电阻。
- 半导体存储装置-202110115263.7
- 大出裕之;野田光太郎 - 铠侠股份有限公司
- 2021-01-28 - 2023-10-10 - H10B63/10
- 实施方式提供能够适当地制造的半导体存储装置。实施方式的半导体存储装置具备沿第一方向排列的第一布线～第五布线和设于它们之间的多个存储器单元。另外，该半导体存储装置具备：第一接触件电极，配置于第一布线与第五布线之间，沿第一方向延伸，并电连接于第一布线以及第五布线；第二接触件电极，配置于第一接触件电极与第五布线之间，沿第一方向延伸，并电连接于第一布线以及第五布线；以及第三接触件电极，配置于第二接触件电极与第五布线之间，沿第一方向延伸，并电连接于第一布线以及第五布线。第二接触件电极在第二方向上的宽度比第一接触件电极在第二方向上的宽度大，且比第三接触件电极在第二方向上的宽度大。
- 包括在隔离线之间的数据存储图案的半导体器件-201810549261.7
- 朴钟撤 - 三星电子株式会社
- 2018-05-31 - 2023-10-10 - H10B63/10
- 一种半导体器件包括位于衬底上方并在第一方向上延伸的第一隔离线。第二隔离线位于第一隔离线上方并在第二方向上延伸，第二方向垂直于第一方向以在与衬底的上表面平行的平面上具有直角。第一导电线设置在第一隔离线之间。第一导电线与衬底间隔开。第二导电线设置在第二隔离线之间。第一数据存储图案设置在第一隔离线之间。第一数据存储图案位于第一导电线上方。第二数据存储图案设置在第二隔离线之间。第二数据存储图案位于第二导电线上方。第三导电线位于第二隔离线上方并在第一方向上延伸。
- 存储器装置及其制备方法-202210352891.1
- 赖二琨;龙翔澜;杨志祥 - 旺宏电子股份有限公司
- 2022-04-01 - 2023-09-29 - H10B63/10
- 本公开提供了一种存储器装置，包括：基板、第一导电条、第二导电条、第一柱元件以及间隙壁。第一导电条设置在基板上且沿着第一方向延伸。第二导电条设置在第一导电条上且沿着第二方向延伸，其中第一方向与第二方向平行于基板的上表面，且第二方向交叉于第一方向，其中第二导电条的厚度大于第一导电条的厚度，且第二导电条为整体的结构。第一柱元件设置于第一导电条与第二导电条之间的交叉位置上，且由第一导电条的顶面沿着第三方向往第二导电条的底面延伸，第三方向交叉于第一方向与第二方向。第一柱元件包括对应第一阶层的转换层及存储层。本公开还提供了一种存储器装置的制备方法。
- 半导体结构及其形成方法和三维存储结构-202310850670.1
- 周凌珺;杨红心;刘峻 - 长江先进存储产业创新中心有限责任公司
- 2023-07-11 - 2023-09-22 - H10B63/10
- 本公开涉及一种半导体结构及其形成方法和三维存储结构，其中，半导体结构包括：存储结构、开关结构、第一电极、第二电极和钝化层；存储结构，通过第一电极连接至开关结构；开关结构，通过第二电极连接至对应的位线或字线；在开关结构导通时，开关结构将对应的位线或字线连接至存储结构；其中，第二电极、开关结构、第一电极和存储结构沿第一方向依次设置；第一电极和/或第二电极的侧壁被钝化层包围。这样，第一电极和第二电极的侧壁上形成了钝化层，从而，能够避免半导体结构的导通区域集中于第一电极和第二电极的侧壁，进一步提高半导体结构的耐久性。
- 半导体存储装置-202210897450.X
- 大出裕之;大西佑辉;渡边伊吹 - 铠侠股份有限公司
- 2022-07-28 - 2023-09-12 - H10B63/10
- 实施方式提供容量大的半导体存储装置。实施方式的半导体存储装置具备：在第一方向上排列的第一电极及第二电极；以及相变层，设置在第一电极与第二电极之间，包含锗(Ge)、锑(Sb)以及碲(Te)中的至少1种。相变层构成为能够转变为非晶相相对于晶体相的体积比率为第一比率的第一状态、所述体积比率为比第一比率大的第二比率的第二状态、以及所述体积比率为比第二比率大的第三比率的第三状态。
- 相变存储器及其制造方法-202180091680.0
- 周雪;秦青;焦慧芳 - 华为技术有限公司
- 2021-05-18 - 2023-09-12 - H10B63/10
- 本公开涉及一种相变存储器及其制造方法。相变存储器(PCM)可以包括多个相变存储单元，每一个相变存储单元包括上电极、下电极以及位于上电极和下电极之间的两个相变层。上电极的截面面积小于下电极的截面面积。靠近上电极的相变层的熔融温度低于靠近下电极的相变层的熔融温度，并且靠近上电极的相变层的截面面积小于或等于靠近下电极的相变层的截面面积。这种相变存储器可以加速结晶过程，提高相变速度，加速写入操作。
- 半导体器件-201810246904.0
- 寺井真之 - 三星电子株式会社
- 2018-03-23 - 2023-09-12 - H10B63/10
- 本发明提供了一种半导体器件。半导体器件包括设置在衬底上、并在第一方向上延伸的第一导线；设置在第一导线上方并在第一方向上延伸的第二导线；以及设置在第一导线与第二导线之间并且串联连接的第一数据存储结构和第一选择器结构。第一数据存储结构包括第一下部数据存储电极、第一数据存储图案和第一上部数据存储电极。第一下部数据存储电极包括面向第一上部数据存储电极并与第一上部数据存储电极竖直对齐的第一部分。第一数据存储图案包括背对彼此的第一侧表面和第二侧表面。第一上部数据存储电极和第一下部数据存储电极的第一部分被设置为与第一数据存储图案的第二侧表面相比更靠近第一数据存储图案的第一侧表面。
- 存储器器件以及形成存储器结构的方法-202310383172.0
- 吴政宪;鲍新宇;安隼立 - 台湾积体电路制造股份有限公司
- 2023-04-11 - 2023-09-01 - H10B63/10
- 实施例包括形成交叉点存储器器件的方法、形成多层选择器材料的方法和器件。多层选择器结构的第一层可以包括多层选择器结构的第二层的元素的子集。开关元件的梯度浓度可以在选择器结构中找到，第一层包括基本稳定的元素浓度，第二层包括共有元素以及第一层独有的元素的浓度梯度。本申请的实施例还提供了存储器器件以及形成存储器结构的方法。
- 一种三维相变存储器的制备方法及应用-202310599303.9
- 童浩;高科;缪向水 - 华中科技大学
- 2023-05-25 - 2023-08-25 - H10B63/10
- 本发明公开了一种三维相变存储器的制备方法及应用，属于微电子器件与存储器技术领域；深孔的刻蚀深度大于或等于第一金属导电层与叠层的厚度之和，使得第一金属导电层为围绕深孔的环形形状，在此基础上，对第一金属导电层施加脉冲信号，脉冲信号中任意相邻的两个脉冲的幅值不同，能够使沉积材料在深孔内生长的轴向速率远快于径向速率，进而能够实现在沿着深孔径向方向上从外到内依次基于电化学沉积制备得到相变单元层和第一电极层，形成径向多层结构；本发明充分发挥了电化学沉积高填孔能力，所得的结构中任意相邻两层绝缘介质层之间构成一层三维相变存储单元，实现了深孔中多层三维相变存储单元的集成与堆叠，集成度较高。
- 存储器器件及其形成方法、存储单元-202310635608.0
- 金海光;梁晋玮;林杏莲;江法伸 - 台湾积体电路制造股份有限公司
- 2019-02-18 - 2023-08-22 - H10B63/10
- 本发明的实施例提供一种形成存储器器件的方法，包括：在衬底上方形成绝缘体层，其中所述绝缘体层定义第一开口；在所述第一开口内形成导通孔；在所述导通孔上方形成存储单元堆叠，其中所述存储单元堆叠包含上覆于吸气剂金属层的第一电极、上覆于所述第一电极的第一相变层以及上覆于所述第一相变层的第二电极；以及使所述存储单元堆叠图案化成存储单元，使所述顶部电极的侧壁与所述吸气剂金属层的侧壁对准。
- 可变电阻存储器件及其制造方法-201811220272.7
- 郑智贤;朴日穆;宋时虎 - 三星电子株式会社
- 2018-10-18 - 2023-08-22 - H10B63/10
- 公开了一种可变电阻存储器件及其制造方法。该器件包括：第一导电线，在第一方向上延伸；第二导电线，在与所述第一方向交叉的第二方向上延伸；存储器单元，处于所述第一导电线与所述第二导电线之间的交叉点处；第一电极，处于所述第一导电线与所述存储器单元之间；以及第二电极，处于所述第二导电线与所述存储器单元之间。所述存储器单元包括在所述第一导电线与所述第二导电线之间串联连接的切换图案、中间电极、第一电阻率控制图案和可变电阻图案。所述第一电阻率控制图案的电阻率小于所述第二电极的电阻率。
- 非易失性存储器单元中的电阻漂移减轻-202180079488.X
- P·阿杜苏米利;A·钱德拉;安藤崇志;池澄;R·维加 - 国际商业机器公司
- 2021-10-18 - 2023-08-11 - H10B63/10
- 一种蘑菇型相变存储器(PCM)器件，包括：衬底；下互连，被设置在衬底中；第一电介质层，被设置在衬底上；底电极，被设置在第一电介质层中并且在第一电介质层的上表面上方延伸；类型漂移减轻内衬，环绕在第一电介质层的上表面上方延伸的底电极的上部；PCM元件，被设置在内衬和底电极的上表面上；顶电极，被设置在PCM元件上；以及第二电介质层，被设置在第一电介质层的暴露部分和顶电极上，其中第二电介质层被设置在内衬、PCM元件和顶电极的侧壁上。
- 集成的肖特基二极管相变存储器装置-202180080719.9
- T·M·菲利普;K·布里;L·克莱文格 - 国际商业机器公司
- 2021-11-05 - 2023-08-11 - H10B63/10
- 一种非易失性存储器结构可以包括相变存储器，该相变存储器包括相变材料。所述非易失性存储器结构可以包括与相变存储器串联的肖特基二极管，其中肖特基二极管的肖特基势垒是相变存储器的表面。这可以通过适当选择用于相变存储器的接触的材料来实现。这可以产生集成二极管‑存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
- 一种三维双向自选通存储器件及其制备方法-202310454090.0
- 雷宇;俞秋瑶;宋志棠 - 中国科学院上海微系统与信息技术研究所
- 2023-04-25 - 2023-08-08 - H10B63/10
- 本发明涉及一种三维双向自选通存储器件及其制备方法。该存储器件包括：基板、条状第一堆叠结构、条状第二堆叠结构、环形双向选通单元层、电绝缘层和柱状电极；所述条状第一堆叠结构包括交替叠置的第一绝缘层和第一平面电极层，所述条状第二堆叠结构包括交替叠置的第二绝缘层和第二平面电极层，所述环形双向选通单元层位于所述条状第一堆叠结构与所述条状第二堆叠结构之间；所述电绝缘层填充于所述条状第一堆叠结构、所述条状第二堆叠结构以及所述环形双向选通单元层之间；所述柱状电极位于所述环形双向选通单元层内侧。本发明相比于传统垂直型的三维存储器结构，条状平面电极与柱状电极相交，存储密度翻倍，制造成本低。
- 一种半导体结构的制备方法和半导体结构-202310834072.5
- 廖昱程;蒋懿;杨晨 - 长鑫存储技术有限公司
- 2023-07-07 - 2023-08-08 - H10B63/10
- 本公开涉及半导体技术领域，提供了一种半导体结构的制备方法和半导体结构，该方法包括：提供衬底；形成沿第二方向延伸的字线，并于字线的表面形成第一介质层，其中，字线部分位于衬底内；于字线的两侧分别形成源极接触结构和漏极接触结构；于漏极接触结构上方形成第一电极；于第一电极上方形成相变层，并于相变层上形成第二电极；于第二电极上方形成位线接触结构；于位线接触结构上方形成沿第一方向延伸的位线；于位线上方形成第二介质层。本公开实施例能够简化制备相变存储器的工艺，提高存储密度，并改善RC延迟等缺陷，提升相变存储器的性能。
- 具有投射衬垫的相变存储器单元-202180081265.7
- 玉仁祚;鲍如强;A·H·西蒙;K·布里;N·索尔尼尔;I·R·萨拉夫;P·布萨莱 - 国际商业机器公司
- 2021-11-18 - 2023-08-08 - H10B63/10
- 一种半导体结构(100)，包括：被第二电介质层(114)包围的加热器(116)；在第二电介质层(114)的顶部上的投射衬垫(124)；以及在投射衬垫(124)上方的相变材料层(126)。投射衬垫(124)的顶表面与加热器(116)的顶表面基本上齐平。投射衬垫(124)将相变材料层(126)与第二电介质层(114)分隔开。投射衬垫(124)可以在相变材料层(126)的结晶相(126a)和无定形相(126b)中提供平行的传导路径。半导体结构(100)可包括在加热器(116)下方并与加热器(116)电接触的底部电极(110)和在相变材料层(126)上方并与相变材料层(126)电接触的顶部电极(128)。
- 存储器及其制造方法、电子设备-202310542074.7
- 贺学兵;林华堂;晏昌杰;田宝毅 - 长江先进存储产业创新中心有限责任公司
- 2023-05-11 - 2023-07-28 - H10B63/10
- 本公开实施例提供一种存储器及其制造方法、电子设备，其中存储器包括：衬底；在衬底上沿第一方向依次层叠设置的第一导电线、存储单元、停止条、第二导电线；其中，停止条与第二导电线共形设置，停止条与第二导电线的材料不同，且停止条包括导电材料；第一导电线和第二导电线均平行于衬底表面且二者在衬底表面的正投影相交；存储单元至少包括依次层叠设置的第一电极、第一功能单元、第二电极；第一方向与衬底表面的方向垂直。
- 用于柱单元PCM的原位漂移减轻衬垫-202180075775.3
- K·约根德拉;P·阿杜米利 - 国际商业机器公司
- 2021-10-21 - 2023-07-25 - H10B63/10
- 一种用于在相变材料(PCM)器件堆叠的侧壁上形成原位漂移减轻衬垫的方法，包括：提供中间器件，所述中间器件包括衬底(所述衬底包括底部布线部分)、底部电极金属层、漂移减轻衬垫层、有源区域层、碳层、顶部电极金属层；图案化所述顶部电极金属层以形成顶部电极；执行第一中间角度离子束蚀刻(IBE)，蚀刻形成在所述漂移减轻衬垫上的所述碳层和所述有源区域层，以形成所述PCM器件堆叠的碳部分和有源区域部分；以及执行低角度IBE，蚀刻所述漂移减轻衬垫，并且将从所述漂移减轻衬垫蚀刻的材料作为导电衬垫材料再沉积在包括所述碳部分、有源区域部分和顶部电极的暴露部分的所述PCM器件堆叠的侧壁上。
- 相变存储器单元结构及其制造方法-202180000265.X
- 刘峻 - 长江先进存储产业创新中心有限责任公司
- 2021-01-14 - 2023-07-25 - H10B63/10
- 提供了相变存储器单元结构及其制造方法。在一个示例中，存储器单元包括第一电极层、形成在第一电极层上的选择器件、形成在选择器件上的第一金属层、形成在第一金属层上的中间电极层、形成在中间电极层上的相变材料、以及形成在相变材料上的第二电极层。中间电极层和第一金属层具有不同的导电率。
- 包含堆叠式存储器阵列的构造及其形成方法-202010516766.0
- 安德烈亚·雷达埃利 - 美光科技公司
- 2015-12-22 - 2023-07-21 - H10B63/10
- 本公开涉及包含堆叠式存储器阵列的构造。一些实施例包括具有第一存储器阵列层叠及在其上方的第二存储器阵列层叠的构造。第二存储器阵列层叠与第一存储器阵列层叠在一或多个操作特性、间距及/或一或多个结构参数方面不同；结构参数包括不同材料及/或材料的不同厚度。一些实施例包括具有沿着第一方向延伸的第一系列及第三系列的存取/感测线及在第一系列与第三系列之间沿着与第一方向交叉的第二方向延伸的第二系列的存取/感测线的构造。第一存储器单元是在第一系列与第二系列的存取/感测线之间且布置成第一存储器阵列层叠。第二存储器单元是在第二系列与第三系列的存取/感测线之间且布置成第二存储器阵列层叠。
- 中央处理器及其制造方法-202110257283.8
- 刘峻 - 长江先进存储产业创新中心有限责任公司
- 2021-03-09 - 2023-07-18 - H10B63/10
- 本发明实施例提供了一种中央处理器(CPU)及其制造方法。其中，所述CPU包括：第一半导体结构，第一半导体结构至少包括一个内核以及包含有第一导电触点的第一键合层；第二半导体结构，第二半导体结构包括第一级至第N级缓存器中部分级或全部级缓存器和包含有第二导电触点的第二键合层；部分级或全部级缓存器中不同级的缓存器包括相变存储器中不同层的存储单元层；相变存储器包括多层堆叠的存储单元层；存储单元层包括多个存储单元；其中，所述N为大于一的正整数；键合结合层，位于第一半导体结构和第二半导体结构之间；其中，第一导电触点在键合结合层处与第二导电触点电性连接。
- 一种三维相变存储器及其制备方法-202110611029.3
- 刘峻 - 长江先进存储产业创新中心有限责任公司
- 2021-06-01 - 2023-07-18 - H10B63/10
- 本发明公开了一种三维相变存储器及其制备方法，所述三维相变存储器包括：沿第一方向延伸的第一导电线，沿与第一方向相交的第二方向延伸的第二导电线组件，以及沿第三方向设置于所述第一导电线和所述第二导电线组件之间的相变存储单元组件，所述第三方向垂直于所述第一方向与所述第二方向；其中，所述相变存储单元组件包括沿第三方向叠置的选通元件和多个相变存储材料元件，所述第二导电线组件包括多个第二导电线元件，所述多个第二导电线元件一一对应设置于所述多个相变存储材料元件上方。
- 一种高密度的相变存储器三维集成电路结构-201911101947.0
- 童浩;林琪;王伦;缪向水 - 华中科技大学
- 2019-11-12 - 2023-07-18 - H10B63/10
- 本发明公开了一种高密度的相变存储器三维集成电路结构，其特征在于：包括选通管单元和n个相变存储单元，其n为整数，n≥2；所述选通管单元的第一端接地，第二端同时与所述n个相变存储单元相连；所述n个相变存储单元并列排布，各相变存储单元的一端共同连接在所述选通管单元的第二端，各相变存储单元的另一端分别连接各自的位线。本发明提出的1SnR结构，在阵列集成过程中可以与存储单元垂直多层堆叠，不需要占用额外的面积，大大增加空间利用面积，从而能够极大地增加存储密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，可以进一步提高存储密度。
- 一种高密度的相变存储器三维集成电路结构的制备方法-201911102925.6
- 童浩;林琪;王伦;缪向水 - 华中科技大学
- 2019-11-12 - 2023-07-18 - H10B63/10
- 本发明公开了一种高密度的相变存储器三维集成电路结构的制备方法，其特征在于，包括如下步骤：S1、制备选通管单元；S2、在选通管单元的顶电极上方制备中间电极，且电极方向相交；S3、在中间电极的上方制备n个相变存储单元，其n为整数，n≥2，n个相变存储单元并列排布，各自的底电极均形成于中间电极上方，并与中间电极的电极方向相交，将选通管单元与n个相变存储单元串联起来。本方法在阵列集成过程中可以与存储单元垂直多层堆叠，不需要占用额外的面积，大大增加空间利用面积，从而能够极大地增加存储密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，可以进一步提高存储密度。
- 存储阵列及制备方法、存储芯片、相变存储器和电子设备-202211181547.7
- 吴全潭 - 华为技术有限公司
- 2022-09-27 - 2023-07-11 - H10B63/10
- 本申请适用于半导体技术领域，提供了一种存储阵列及制备方法、存储芯片、相变存储器和电子设备，存储阵列包括：衬底层，以及排布在衬底层上的多个相变存储单元，每个相变存储单元与至少两条字线相接触；每个相变存储单元包括：第一电极和至少两块相变材料，至少两块相变材料与至少两条字线一一对应，每块相变材料位于第一电极和对应的字线之间，至少两条字线作为相变存储单元的第二电极，通过各条字线对同一相变存储单元中的不同相变材料分别进行控制，且每块相变材料可存储1bit数据，相变存储单元中设置的多块相变材料即可实现对多bit数据的存储，可以提高存储阵列的存储量。
- 专利分类
