[发明专利]封装结构及其制造方法在审
| 申请号： | 201810833694.5 | 申请日： | 2018-07-26 |
| 公开（公告）号： | CN110767626A | 公开（公告）日： | 2020-02-07 |
| 发明（设计）人： | 叶文亮;简俊贤;陈建州;吴政惠 | 申请（专利权）人： | 欣兴电子股份有限公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522 |
| 代理公司： | 11019 北京中原华和知识产权代理有限责任公司 | 代理人： | 寿宁;张琳 |
| 地址： | 中国台湾桃园市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种封装结构，包括基板、金属‑绝缘层‑金属电容、线路重布结构以及芯片。金属‑绝缘层‑金属电容设置于基板之上，并包括第一电极、第二电极以及绝缘层。线路重布结构设置于金属‑绝缘层‑金属电容之上，并包括第一线路重布层和第二线路重布层。第一线路重布层包括与第一电极电性连接的第一导线和与第二电极电性连接的第二导线。第二线路重布层设置于第一线路重布层上，并包括与第一导线电性连接的第三导线和与第二导线电性连接的第四导线。芯片设置于线路重布结构之上，并与第三导线和第四导线电性连接。在此本发明的封装结构有利于电子装置的薄型化。 | ||
| 搜索关键词： | 线路重布层 绝缘层 导线电性连接 金属电容 线路重布 第二电极 第一电极 电性连接 封装结构 金属 基板 芯片 电子装置 结构设置 薄型化 | ||
【主权项】：
1.一种封装结构，其特征在于，包括：/n基板；/n金属-绝缘层-金属电容，设置于所述基板之上，并包括第一电极、第二电极以及绝缘层，所述绝缘层设置于所述第一电极与所述第二电极之间；/n线路重布结构，设置于所述金属-绝缘层-金属电容之上，其中所述线路重布结构包括：/n第一线路重布层，包括第一导线和第二导线，所述第一导线与所述第一电极电性连接，所述第二导线与所述第二电极电性连接；以及/n第二线路重布层，设置于所述第一线路重布层上，并包括第三导线和第四导线，所述第三导线与所述第一导线电性连接，所述第四导线与所述第二导线电性连接；以及/n芯片，设置于所述线路重布结构之上，并与所述第三导线和所述第四导线电性连接。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于欣兴电子股份有限公司，未经欣兴电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810833694.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种RDL金属线的制造方法及结构
- 下一篇：半导体装置及其制作工艺
- 同类专利
- 集成电感及其制造方法-201810149133.3
- 梁宝文;林嘉亮 - 瑞昱半导体股份有限公司
- 2018-02-13 - 2020-02-14 - H01L23/522
- 本发明公开了一种电感，其一实施例包含：一第一金属走线线圈，该第一金属走线线圈相较于一第一轴方向的布局实质上是对称的；一第二金属走线线圈，该第二金属走线线圈相较于一第二轴方向的布局实质上是该第一金属走线线圈的一镜像，其中该第二轴方向实质上是垂直于该第一轴方向；一第一耦合电容，用来提供该第一金属走线线圈的一第一线段与该第二金属走线线圈的一第一相对应线段之间的一电容性耦合，其中该第一相对应线段是对应该第一线段；以及一第二耦合电容，用来提供该第一金属走线线圈的一第二线段与该第二金属走线线圈的一第二相对应线段之间的一电容性耦合，其中该第二相对应线段是对应该第二线段。
- 一种RDL金属线的制造方法及结构-201810827840.3
- 朱红波;周祖源;吴政达;林正忠 - 中芯长电半导体(江阴)有限公司
- 2018-07-25 - 2020-02-07 - H01L23/522
- 本发明提供一种RDL金属线的制造方法及结构，包括以下步骤：S1：提供一晶圆，晶圆的上表面包括焊盘；S2：在晶圆的上表面形成干膜；S3：图形化干膜，在干膜中形成沟槽，沟槽裸露焊盘；S4：沉积金属层，金属层包括位于干膜上的第一子金属层，以及位于沟槽底部的第二子金属层，第一子金属层与第二子金属层之间的沟槽具有裸露侧壁部，第一子金属层与第二子金属层由裸露侧壁部隔离；S5：去除干膜及位于干膜上的第一子金属层，保留位于沟槽底部的第二子金属层，以形成RDL金属线。本发明可减少制造RDL金属线的工艺步骤、降低工艺复杂度、降低生产成本及减小RDL金属线的线宽及线间距，以提高RDL的供电轨道。
- 封装结构及其制造方法-201810833694.5
- 叶文亮;简俊贤;陈建州;吴政惠 - 欣兴电子股份有限公司
- 2018-07-26 - 2020-02-07 - H01L23/522
- 本发明公开了一种封装结构，包括基板、金属‑绝缘层‑金属电容、线路重布结构以及芯片。金属‑绝缘层‑金属电容设置于基板之上，并包括第一电极、第二电极以及绝缘层。线路重布结构设置于金属‑绝缘层‑金属电容之上，并包括第一线路重布层和第二线路重布层。第一线路重布层包括与第一电极电性连接的第一导线和与第二电极电性连接的第二导线。第二线路重布层设置于第一线路重布层上，并包括与第一导线电性连接的第三导线和与第二导线电性连接的第四导线。芯片设置于线路重布结构之上，并与第三导线和第四导线电性连接。在此本发明的封装结构有利于电子装置的薄型化。
- 互连线结构与其制造方法-201610806487.1
- 吴中文;张简旭珂;邱建文;陈建全 - 台湾积体电路制造股份有限公司
- 2016-09-07 - 2020-02-07 - H01L23/522
- 本揭露是关于一种互连线结构与其制造方法。互连线结构包括第一介电层、存在于第一介电层中的导电特征、存在于第一介电层上的第二介电层、存在于第一介电层与第二介电层之间的含铝蚀刻停止层、至少存在于第二介电层中及电连接至导电特征的导电通孔，及至少存在于导电通孔底部转角处的至少一个含铝碎片。
- 集成电路装置-201711103520.5
- 李胜源;张银谷 - 威锋电子股份有限公司
- 2015-09-16 - 2020-02-07 - H01L23/522
- 本发明公开一种集成电路装置。一种集成电路装置，上述集成电路装置包括一基板；一第一电容，设置于上述基板上；一第一金属图案，耦接至上述第一电容的第一电极；一第二金属图案，耦接至上述第一电容的第二电极；一第三金属图案，设置于上述第一金属图案和上述第二金属图案上方，且覆盖上述第一电容、上述第一金属图案和上述第二金属图案，其中上述第三金属图案为电性接地；一电感，设置于上述第三金属图案上方。
- 半导体器件-201910665606.X
- 权赫宇;李河英;崔炳德;秋成旼 - 三星电子株式会社
- 2019-07-23 - 2020-02-04 - H01L23/522
- 提供了一种半导体器件。所述半导体器件包括基底、位于基底上的底电极、靠近底电极的侧壁位于基底上的第一支撑层、覆盖底电极的侧壁和顶表面的介电层以及位于介电层上的顶电极。底电极包括第一部分。底电极的第一部分可以位于第一支撑层上。
- 具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法-201910521121.3
- 李惠宇;刘钦洲;叶政宏;张丰愿;黄博祥;郑仪侃;曾嘉辉 - 台湾积体电路制造股份有限公司
- 2019-06-17 - 2020-01-24 - H01L23/522
- 本发明实施例涉及具有电磁屏蔽功能的金属‑绝缘层‑金属电容结构及其形成方法。本发明实施例涉及一种半导体装置及一种制造方法，且更特定地说，本发明实施例涉及一种半导体中介层装置。所述半导体中介层装置包含衬底及形成于所述衬底上的第一金属化层。第一介电层形成于所述第一金属化层上且第二金属化层形成于所述衬底上。第一导线形成于所述第一金属化层中且第二导线及第三导线形成于所述第二金属化层中。金属‑绝缘层‑金属MIM电容器形成于所述第一介电层中及所述第一导线上。所述MIM电容器包含：(i)顶部电容器电极，其位于所述第一介电层中且电耦合到所述第二导线；(ii)底部电容器电极，其位于所述第一介电层中及所述第一导线上方，其中所述底部电容器电极经配置为电浮动的；及(iii)第二介电层，其介于所述顶部电容器电极与所述底部电容器电极之间。
- 一种内连线结构及其制备方法-201910983581.8
- 边在龙 - 南亚科技股份有限公司
- 2014-07-18 - 2020-01-17 - H01L23/522
- 本发明的内连线结构的一实施例，包含一基板；一第一绝缘层，设置于该基板之上，其中该第一绝缘层具有复数个介层洞，且一第一导电材料填满该复数个介层洞；一第二绝缘层，设置于该第一绝缘层之上，其中该第二绝缘层具有复数个沟槽，且一第二导电材料填满该复数个沟槽；以及一屏蔽层，设置于该第一绝缘层及该第二绝缘层之间，其中屏蔽层具有复数个开孔，连接该复数个介层洞及该复数个沟槽；其中该复数个介层洞自对准(self‑align)该复数个沟槽。本发明的技术的优点之一在于减少制备工艺流程。
- 压控振荡器-201711393249.3
- 冯春磊;吴悦 - 南京中感微电子有限公司
- 2017-12-21 - 2020-01-14 - H01L23/522
- 本发明提供一种压控振荡器，其包括：电感，其包括第一连接端、第二连接端、中间节点、连接于第一连接端和中间节点之间的第一线路、连接于中间节点和第二连接端之间的第二线路，第一线路和第二线路延伸形成一匝或多匝线圈，位于电感下层的金属屏蔽层；位于金属屏蔽层下的电路结构。与现有技术相比，本发明中的压控振荡器，其将压控振荡器的其他主要电路放入电感的下面，这样可以显著的减小整个压控振荡器的面积，同时在电感和其他主要电路之间增加金属屏蔽层，防止两者的相互干扰。
- 半导体封装及其制造方法-201811492303.4
- 江家纬;方立志;范文正 - 力成科技股份有限公司
- 2018-12-07 - 2020-01-07 - H01L23/522
- 本发明提供一种半导体封装，包括半导体管芯、第一重布线路结构、导电结构和绝缘密封体。第一重布线路结构包括介电凸起。第一重布线路结构包括黏晶区域和围绕黏晶区域的周围区域。半导体管芯设置在黏晶区域内的第一重布线路结构上。介电凸起设置在周围区域中并在半导体管芯的厚度方向上延伸。导电结构设置在周围区域内的第一重布线路结构上并密封介电凸起。导电结构电耦接到第一重布线路结构和半导体管芯。绝缘密封体设置在第一重布线路结构上并密封半导体管芯和导电结构。另提供一种半导体封装的制造方法。
- 包括金属化层的器件和制造器件的方法-201610060149.8
- M·米希兹;M·海恩里希;S·施瓦布 - 英飞凌科技股份有限公司
- 2016-01-28 - 2020-01-07 - H01L23/522
- 本公开的实施方式涉及包括金属化层的器件和制造器件的方法。该器件包括基部元件和在基部元件之上的金属化层。金属化层包括孔隙并且具有变化的孔隙度，孔隙度在与基部元件相邻的部分中比在远离基部元件的部分中高。
- 阵列基板、显示面板和移动终端-201810168022.7
- 聂晓辉;曹志浩;丁奇 - 武汉华星光电技术有限公司
- 2018-02-28 - 2020-01-03 - H01L23/522
- 本申请涉及显示面板领域，一种阵列基板，包括沿第一方向依次层叠于玻璃基板上的第一金属层、缓冲层、半导体层、绝缘层、扫描金属层、内介电层和第二金属层，还包括沿第二方向交错排列的第一像素集合和第二像素集合，以及依次连通所述第一像素集合的第一通路和依次连通所述第二像素集合的第二通路。所述第一通路和所述第二通路在所述第一层金属层和所述第二层金属层中交叉换线，从而分别依次串联所述第一像素集合和所述第二像素集合。本申请阵列基板，可省去专门的换线金属层，降低制程成本，同时实现In Cell Touch功能，提升产品性能和品质附加值。
- 半导体器件、MIM电容器及其制造方法-201611246169.0
- 周仲彦;刘世昌 - 台湾积体电路制造股份有限公司
- 2016-12-29 - 2020-01-03 - H01L23/522
- 本发明实施例提供了一种半导体器件。半导体器件包含：半导体衬底；位于半导体衬底上方的第一介电层；位于第一介电层上方的第二介电层；延伸穿过第二介电层的通孔；在通孔的底部并沿着通孔侧壁共形地形成的底部导电层；在底部导电层上方共形地形成的第三介电层；在第三介电层上方共形地形成的上部导电层；在上部导电层上方形成并与该上部导电层连接并填充通孔的上部接触件；其中，上部导电层在上部接触件和第三介电层之间提供扩散阻挡。本发明实施例还公开了一种金属‑绝缘体‑金属(MIM)电容器及关联的制造方法。
- 具有边缘保护的晶片级芯片尺寸封装体(WLCSP)-201610192756.X
- Y·马;K-Y·吴;张学仁 - 意法半导体有限公司
- 2016-03-30 - 2019-12-20 - H01L23/522
- 公开了具有边缘保护的晶片级芯片尺寸封装体(WLCSP)。一种晶片级芯片尺寸封装体(WLCSP)包括：半导体衬底；后段制程(BEOL)层，该后段制程层在该半导体衬底上并且具有从该半导体衬底的相邻外围边缘向内凹陷的外围边缘。第一电介质层在该BEOL层之上并且包绕该BEOL层的该外围边缘。重分布层在该第一电介质层之上并且第二电介质层在该重分布层之上。
- 一种基于电容芯板的无源器件集成方法-201710687026.1
- 李君;张静;郭学平 - 华进半导体封装先导技术研发中心有限公司
- 2017-08-11 - 2019-12-20 - H01L23/522
- 本发明公开了一种基于电容芯板的无源器件集成结构，包括：电容材料层；位于电容材料层第一面的第一电路；位于电容材料层与第一面相对的第二面的第二电路；覆盖第一电路及部分电容材料层第一面的第一介质层；覆盖第二电路及部分电容材料层第二面的第二介质层；贯穿第一介质层且与第一电路电连接的若干第一导电通孔；贯穿第二介质层且与第二电路电连接的若干第二导电通孔；位于第一介质层外表面的第三电路及第一保护层，所述第三电路与所述第一导电通孔电连接，以及位于第二介质层外表面的第四电路及第二保护层，所述第四电路与所述第二导电通孔电连接。
- 金属层-绝缘层-金属层电容器及其制作方法-201510660295.X
- 陈俭;张智侃 - 格科微电子(上海)有限公司
- 2015-10-13 - 2019-12-17 - H01L23/522
- 本发明提供一种金属层‑绝缘层‑金属层电容器，适于应用于集成电路的片内电容，其包括：第一金属层，于第一金属层上定义有非电容区域、电容区域；于电容区域中的第一金属层表面上设置的若干围堰侧墙，围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；于电容上极板上设置的导电塞层；于导电塞层上设置的第二金属层。本发明采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度，可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
- 一种半导体器件及其制备方法、电子装置-201611067310.0
- 甘正浩 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-11-28 - 2019-12-17 - H01L23/522
- 本发明提供了一种半导体器件及其制备方法、电子装置。所述半导体器件包括：半导体衬底；硅通孔电容器，设置于所述半导体衬底内，所述硅通孔电容器包括：作为内电极的硅通孔主体；阻挡层、阈值电压调节层和绝缘层，由内至外依次设置于所述硅通孔主体的外侧，其中所述阻挡层、所述阈值电压调节层和所述绝缘层的形成工艺相互兼容；作为外电极的第一掺杂区，设置于所述绝缘层的外侧，以与所述硅通孔主体、所述阻挡层、所述阈值电压调节层和所述绝缘层构成所述硅通孔电容器。所述阈值电压调节层可以通过原子层沉积的方法形成，与所述阻挡层和所述绝缘层的制备工艺更加兼容，使制备工艺更加简单易行。
- MIM电容器及其制造方法-201680074659.9
- D·F·伯迪;D·D·金;N·S·穆达卡特;J-H·J·兰;左丞杰;C·H·芸;M·F·维勒兹;金钟海 - 高通股份有限公司
- 2016-12-05 - 2019-12-17 - H01L23/522
- 示例性MIM电容器可以包括第一金属板、在第一金属板上的电介质层、在电介质层上的第二金属板、在第二金属板上的过孔层以及在过孔层上的第三金属板，其中第二金属板具有锥形轮廓，该锥形轮廓具有第一侧和比第一侧更长的第二侧，使得第二侧针对电流提供更低的电阻路径。
- 形成并联电容器的方法及并联电容器-201910848854.8
- 邹永金 - 上海华虹宏力半导体制造有限公司
- 2019-09-09 - 2019-12-06 - H01L23/522
- 本发明提供了一种形成并联电容器的方法及并联电容器，形成并联电容器的方法包括：提供一衬底，所述衬底上形成有第一导电层、第一介质层及第二导电层，所述第一导电层、第一介质层及第二导电层构成第一电容器；在所述第二导电层上形成第二介质层及隔离层，并研磨去除所述第二介质层上的隔离层；在所述第二介质层上形成互连层，所述互连层、所述第二介质层及所述第二导电层构成第二电容器，所述第一电容器和所述电容器构成并联电容器。在无需增加新的光罩的情况下形成与所述第一电容器并联的第二电容器，提高了器件的总电容值。
- 用于形成三维NAND的电容器的结构和方法-201980001349.8
- 陈亮;甘程;刘威;陈顺福 - 长江存储科技有限责任公司
- 2019-07-08 - 2019-11-29 - H01L23/522
- 公开了用于存储器件的三维电容器和制造方法的实施例。所述方法包括在第一衬底的第一侧上形成外围电路，所述外围电路具有多个外围设备、第一互连层、深阱和第一电容器电极。所述方法还包括在第二衬底上形成具有多个存储单元和第二互连层的存储器阵列，以及将外围电路的第一互连层与存储器阵列的第二互连层键合。所述方法还包括在第一衬底的第二侧上形成在深阱内部的一个或多个沟槽，将电容器电介质层布置在一个或多个沟槽的侧壁上，以及在一个或多个沟槽内部的电容器电介质层的侧壁上形成电容器触点。
- 半导体装置封装及其制造方法-201810801578.5
- 涂顺财;罗培仁;林彦熙;郭千琦 - 日月光半导体制造股份有限公司
- 2018-07-20 - 2019-11-26 - H01L23/522
- 一种半导体装置封装包含衬底、第一线圈、介电层和第二线圈。所述第一线圈安置在所述衬底上。所述第一线圈包含第一导电段和第二导电段。所述介电层覆盖所述第一线圈的所述第一导电段和所述第一线圈的所述第二导电段，且界定所述第一线圈的所述第一导电段与所述第一线圈的所述第二导电段之间的第一凹部。所述第二线圈安置在所述介电层上。所述第二线圈具有安置在所述第一凹部内的第一导电段。
- 布线结构、电子装置和其制造方法-201910374302.8
- 黄文宏;黄茜楣;钟燕雯 - 日月光半导体制造股份有限公司
- 2019-05-07 - 2019-11-15 - H01L23/522
- 一种布线结构，包含绝缘层和导电结构。所述绝缘层具有上表面和与所述上表面相对的下表面，且界定贯穿所述绝缘层的开口。所述导电结构位于所述绝缘层的所述开口中，并包含第一屏障层和润湿层。所述第一屏障层位于所述绝缘层的所述开口的侧壁上，且界定贯穿所述第一屏障层的穿孔。所述润湿层位于所述第一屏障层上。所述润湿层的一部分从所述第一屏障层的所述穿孔和所述绝缘层的所述下表面暴露以形成球垫。
- 多晶硅中用于改进电容的振荡电容器架构-201880019959.6
- 理查德·T·舒尔茨 - 超威半导体公司
- 2018-03-22 - 2019-11-15 - H01L23/522
- 描述了一种用于制造金属绝缘体金属电容器同时管理半导体加工产量并增加单位面积电容的系统及方法。半导体装置制造工艺将多晶硅层放置在位于金属层的顶部上的氧化物层的顶部上。所述工艺将沟槽蚀刻到所述多晶硅层的区域中，其中重复的沟槽确定稍后要形成的振荡波结构的频率。所述沟槽的顶角和底角被修圆。所述工艺在所述多晶硅层上于具有所述沟槽的区域上和没有所述沟槽的区域上沉积底部金属、电介质和顶部金属。一系列阻挡金属和第二多晶硅层沉积在所述振荡结构上。所述工艺完成所述MIM电容器，其中金属节点接触所述振荡结构的所述顶部金属和所述底部金属中的每一者。
- 氧化物中的正弦形状电容器架构-201880022206.0
- 理查德·T·舒尔茨 - 超威半导体公司
- 2018-03-30 - 2019-11-15 - H01L23/522
- 描述了一种用于制造金属绝缘体金属电容器同时管理半导体加工成品率并增大每面积电容的系统和方法。一种半导体器件制造工艺将氧化物层设置在金属层的顶部上。在所述氧化物层的顶部上形成光致抗蚀剂层并以重复间隔进行蚀刻。使用多种光刻技术中的一种来更改所述间隔之间的距离。所述工艺将沟槽蚀刻到所述氧化物层的不受所述光致抗蚀剂层保护的区域中，并且剥离所述光致抗蚀剂层。所述沟槽的顶角和底角是圆的。所述工艺将底部金属、电介质和顶部金属沉积在所述氧化物层上具有所述沟槽的区域和没有所述沟槽的区域两者上。所述工艺完成所述金属绝缘体金属电容器，其中金属节点接触顶板和底板中的每一者。
- 专利分类
