[发明专利]多线程处理器中的寄存器文件有效
申请号: | 201910564381.9 | 申请日: | 2019-06-25 |
公开(公告)号: | CN111381939B | 公开(公告)日: | 2023-09-01 |
发明(设计)人: | 艾伦·格雷汉姆·亚历山大;西蒙·克里斯蒂安·诺尔斯;马杜拉·戈尔 | 申请(专利权)人: | 图核有限公司 |
主分类号: | G06F9/46 | 分类号: | G06F9/46;G06N3/063 |
代理公司: | 深圳鹰翅知识产权代理有限公司 44658 | 代理人: | 周婧;黃幸兒 |
地址: | 英国布*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种处理器,包括用于执行并发线程的桶型线程执行单元,以及一个或多个寄存器文件,该一个或多个寄存器文件对于每个并发线程包括相应上下文寄存器组。其中一个寄存器文件还包括共同于一些或所有并发线程的共享权重寄存器组。处理器的指令集中定义的指令类型包括具有操作数的算术指令,该操作数在其中执行算术指令的线程的相应算术寄存器组之中指定源和目的地。执行单元配置为响应于算术指令的操作码而执行包括将来自该源的输入乘以来自至少一个共享权重寄存器的至少一个权重的操作,并将结果放置于该目的地。 | ||
搜索关键词: | 多线程 处理器 中的 寄存器 文件 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于图核有限公司,未经图核有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910564381.9/,转载请声明来源钻瓜专利网。
- 上一篇:交换结构数据包流重排序
- 下一篇:用于链路本地地址的范围的快速重复地址检测