[发明专利]超前半比预测电子系统在审
申请号: | 201910857281.5 | 申请日: | 2019-09-11 |
公开(公告)号: | CN110492884A | 公开(公告)日: | 2019-11-22 |
发明(设计)人: | 焦杰;刘志;汪涛;张军武 | 申请(专利权)人: | 长春思拓电子科技有限责任公司;焦杰 |
主分类号: | H03L7/18 | 分类号: | H03L7/18 |
代理公司: | 22214 长春众邦菁华知识产权代理有限公司 | 代理人: | 朱红玲<国际申请>=<国际公布>=<进入 |
地址: | 130000 吉林省长春*** | 国省代码: | 吉林;22 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 超前半比预测电子系统,涉及电子技术和电力、通信等领域,解决现有信号同步系统中预测同步信号延迟时存在设计过程复杂,且无法实现真正同步的问题,本新型提供的电路可以根据两个输入信号的不同相位,自动输出一个即比两个信号都超前的信号;超前量可以始终保持等于两个输入信号相位差的一半,而且与输入信号的频率没有关系;输出信号的边沿始终位于两个输入信号边沿的前面,且超前量总是等于两个输入信号相位差的一半;将本发明应用于一种预测式信号同步系统中,可以自动匹配传输电缆的长度,按延迟比例为各个子系统重建同步信号。即可以产生与同步信源无延时无相位差的同步信号,也可以产生与信源相比具有固定超前或滞后量的同步信号。 | ||
搜索关键词: | 同步信号 信号相位差 超前 超前量 信源 同步信号延迟 信号同步系统 传输电缆 电子技术 电子系统 设计过程 输出信号 同步系统 现有信号 信号边沿 自动匹配 同步的 无延时 相位差 预测式 滞后量 预测 延迟 电路 输出 重建 通信 应用 | ||
【主权项】:
1.超前半比预测电子系统,包括输入端INA,输入端INB,输出端(OUT),时钟输入端(OSC),第一D触发器(U1),第二D触发器(U2),第二D触发器(U10),第四D触发器(U4),第一与门(U3),第二与门(U11),第三与门(U19),非门(U5),第一数据锁存器(U7),第二数据锁存器(U8),第三数据锁存器(U12),可逆计数器(U6),计数器(U15),减法器(U9),第一比较器(U13),第二比较器(U14),第一或门(U16),第二或门(U20),第一T触发器(U17)和第二T触发器(U18);其特征是:/n所述输入端INA与第一D触发器(U1)的C输入端连接,输入端INB与第四D触发器(U4)的C输入端连接,时钟输入端(OSC)分别与可逆计数器(U6)的CLK输入端,第二T触发器(U18)的C输入端,计数器(U15)的CP输入端以及第一T触发器(U17)的C输入端连接;/nVCC分别与第一D触发器(U1)的D输入端,第二D触发器(U2)的D输入端,第三D触发器(U10)的D输入端,第二T触发器(U18)的T输入端以及第四D触发器(U4)的D输入端连接;/n第一与门(U3)的输出端分别与第一D触发器(U1)的CLR异步输入端以及第二D触发器(U2)的CLR异步输入端连接,第二与门(U11)的输出端分别与第三D触发器(U10)的CLR异步输入端以及第四D触发器(U4)的CLR异步输入端连接;/n第一D触发器(U1)的Q端与第一与门(U3)的A输入端连接,第二D触发器(U2)的Q端分别与第一与门(U3)的B输入端,第二或门(U20)的B输入端以及非门(U5)的输入端连接;/n第三D触发器(U10)的Q端分别与第二与门(U11)的A输入端,第一数据锁存器(U7)的C输入端,第二数据锁存器(U8)的C输入端以及第三与门(U19)的B输入端连接,第四D触发器(U4)的Q端与第二与门(U11)的B输入端连接;/n第二T触发器(U18)的Q端与第三与门(U19)的A输入端连接;/n第三与门(U19)的输出端与第二或门(U20)的A输入端连接,第二或门(U20)的输出端与可逆计数器(U6)的CE端连接,非门(U5)的输出端与可逆计数器(U6)的 输入端连接,可逆计数器(U6)的输出端Q[N..0]通过N+1条数据线与第一数据锁存器(U7)的D[N..0]输入端连接,第一数据锁存器(U7)的Q[N..0]输出端通过数据总线D[N..0]与减法器(U9)的A输入端连接,第一数据锁存器(U7)的QN输出端通过数据总线D[N..1]与第二数据锁存器(U8)的D[N-1..0]输入端连接,第二数据锁存器(U8)的Q[N..0]输出端通过N+1条数据总线与减法器(U9)的B输入端连接;/n减法器(U9)的Y输出端与第三数据锁存器(U12)的D[N..0]输入端连接,第三数据锁存器(U12)的Q[N..0]输出端通过数据总线P[N..0]与第一比较器(U13)的A输入端连接;/n计数器(U15)的Q[N..0]输出端通过数据总线Q[N..0]与第一比较器(U13)的B输入端连接,计数器(U15)的Q[N-1..0]输出端通过数据总线Q[N-1..0]与第二比较器(U14)的A输入端连接;/n第一数据锁存器(U12)的Q[N..1]输出端通过数据总线P[N..1]与第二比较器(U14)的B输入端连接;/n第一比较器(U13)的输出端分别与计数器(U15)的CLR输入端以及第一或门(U16)的A输入端连接;/n第二比较器(U14)的输出端与第一或门(U16)的B输入端连接,第一或门(U16)的输出端与第一T触发器(U17)的T输入端连接;/n第一T触发器(U17)的Q输出端分别与第一数据锁存器(U12)的C输入端,第二D触发器(U2)的C输入端、第三D触发器(U10)的C输入端以及输出端(OUT)连接。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长春思拓电子科技有限责任公司;焦杰,未经长春思拓电子科技有限责任公司;焦杰许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910857281.5/,转载请声明来源钻瓜专利网。