[发明专利]一种异步SRAM控制器及调试方法在审
| 申请号： | 201910963542.1 | 申请日： | 2019-10-11 |
| 公开（公告）号： | CN110729008A | 公开（公告）日： | 2020-01-24 |
| 发明（设计）人： | 董利;桂江华;赵达 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413;G11C7/12;G11C7/22 |
| 代理公司： | 32340 无锡派尔特知识产权代理事务所(普通合伙) | 代理人： | 杨立秋 |
| 地址： | 214000 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种异步SRAM控制器及调试方法，属于集成电路技术领域。所述异步SRAM控制器包括主机模块、从机读模块、读完成模块和写完成模块；首先主机模块接收外部环境对SRAM控制器的读请求，经过信息交互将读请求发送给从机读模块；所述从机读模块对读请求进行响应，对位线进行预充电，并将读请求发送给读完成模块；接着所述读完成模块接收来所述自从机读模块的读请求，位线连接到vdd上，并将反馈信号发送给所述从机读模块；然后所述主机模块接收外部环境对SRAM控制器的写请求，与写完成模块进行信息交互，并将写请求发送给写完成模块；所述写完成模块对SRAM控制器进行写操作，并将完成结果反馈给所述主机模块。 | ||
| 搜索关键词： | 机读模块 读请求 主机模块 外部环境 信息交互 异步SRAM 控制器 写请求 集成电路技术 反馈信号 结果反馈 模块接收 对位线 写操作 预充电 位线 调试 响应 | ||
【主权项】：
1.一种异步SRAM控制器，其特征在于，包括主机模块、从机读模块、读完成模块和写完成模块；/n所述主机模块接收外部环境的读、写请求，控制所述从机读模块和所述写完成模块生成写使能；/n所述从机读模块响应来自所述主机模块的读请求，对位线进行预充电，并将该读请求发送至所述读完成模块；/n所述读完成模块传递单字的每一位数据，并显示所述从机读模块完成了预充电和读操作；/n所述写完成模块传递单字的每一位数据，并显示所述从机读模块完成了相应的读操作，所述主机模块中的写使能信号使能，完成写操作，当存放在存储器单元中的数据与所述写完成模块中数据接口D0和D1的端口数值相同，并将写完成信号发送给主机模块。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910963542.1/，转载请声明来源钻瓜专利网。
- 上一篇：SRAM电路及其操作方法
- 下一篇：记忆体装置
- 同类专利
- 半导体元件-201910699631.X
- 洪显星 - 台湾积体电路制造股份有限公司
- 2019-07-31 - 2020-02-11 - G11C11/413
- 一种半导体元件，其特征在于，包含设置在复数个列及复数个栏中的复数记忆单元。元件还包含复数初级字元线，其中每一个初级字元线连接于设置在一个列中的第一复数记忆单元及复数位元线对；每一个初级字元线连接于设置在一个栏中的第二复数记忆单元。元件还包含字元线驱动电路，操作以选择初级字元线的第一初级字元线，以及操作以自第一端对所选择的第一初级字元线充电；以及次级字元线，操作以自第二端对所选择的第一初级字元线充电。
- 采用时序推测型SRAM阵列的Cache行映射与替换方法-201910921924.8
- 凌明;尚小京;申山;邵天翔;杨军 - 东南大学;东南大学—无锡集成电路技术研究所
- 2019-09-27 - 2020-02-11 - G11C11/413
- 本发明提出采用时序推测型SRAM阵列的Cache行映射与替换方法，属于处理器体系结构技术研究领域。本发明提出的Cache中的数据阵列采用时序推测型SARM阵列，提出的映射替换方法与装置通过采用Cache行重映射，实现了每组Cache单元中“强”行所占比例大幅提升、访存请求命中“强”行概率大幅提升，通过优化Cache行替换策略将频繁访问的Cache行替换到“强”行，从而降低读访问延迟，提高Cache的性能。相较于传统的多管SRAM单元，ECC纠错机制等方案，本发明所提出的方案具有更好的性能、能耗和面积指标。
- 具有多种速度和密度的位单元的SRAM架构-201810153830.6
- 法赫尔丁·阿里·博赫拉;拉雷特·古普塔;施里·萨加尔·德维韦迪;吉滕达拉·达萨尼 - ARM有限公司
- 2018-02-22 - 2020-02-11 - G11C11/413
- 一种SRAM，其中，第一位单元阵列具有第一密度和第一存取速度，第二位单元阵列具有大于第一密度的第二密度和小于第一存取速度的第二存取速度。所述SRAM还包括：耦合到第一位单元阵列的第一组字线驱动器，耦合到第二位单元阵列的第二组字线驱动器，以及耦合到第一位单元阵列和第二位单元阵列二者的行解码器。
- 用于PUF的电路结构、获取PUF数据的方法及电子设备-201910867358.7
- 刘毅华;肖韩;王宗巍;蔡一茂 - 浙江省北大信息技术高等研究院;杭州未名信科科技有限公司
- 2019-09-12 - 2020-02-04 - G11C11/413
- 本申请提供一种用于PUF的电路结构、获取PUF数据的方法及电子设备，该电路结构包括：存储矩阵，所述存储矩阵包括多个存储单元；其中每个所述存储单元被施加形成电压；读取单元，用于读取每个所述存储单元被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元；所述比较单元，用于比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。相较于现有技术，由于存储单元阻值分布更加的不收敛，因此更加容易实现PUF功能，可以节约各种芯片的制造成本。
- 一种异步SRAM控制器及调试方法-201910963542.1
- 董利;桂江华;赵达 - 中国电子科技集团公司第五十八研究所
- 2019-10-11 - 2020-01-24 - G11C11/413
- 本发明公开一种异步SRAM控制器及调试方法，属于集成电路技术领域。所述异步SRAM控制器包括主机模块、从机读模块、读完成模块和写完成模块；首先主机模块接收外部环境对SRAM控制器的读请求，经过信息交互将读请求发送给从机读模块；所述从机读模块对读请求进行响应，对位线进行预充电，并将读请求发送给读完成模块；接着所述读完成模块接收来所述自从机读模块的读请求，位线连接到vdd上，并将反馈信号发送给所述从机读模块；然后所述主机模块接收外部环境对SRAM控制器的写请求，与写完成模块进行信息交互，并将写请求发送给写完成模块；所述写完成模块对SRAM控制器进行写操作，并将完成结果反馈给所述主机模块。
- 一种高性能静态随机存取存储器-201810660101.X
- 王强 - 成都康元多商贸有限公司
- 2018-06-25 - 2019-12-31 - G11C11/413
- 本发明涉及一种高性能静态随机存取存储器，包括时钟模块、锁存模块、译码模块、存储阵列和IO模块；所述锁存模块对读写地址和数据进行锁存；IO模块通过预充和下拉的方式输出读出位线值，然后对读出值进行触发锁存；读写地址分别进行译码，用于控制存储阵列的存储单元进行读写操作；写入数据经触发锁存之后，进入存储阵列存储；所述时钟模块与锁存模块相连接；所述锁存模块分别与译码模块和存储阵列相连接；所述译码模块与存储阵列相连接；所述存储阵列与IO模块相连接。本发明的SRAM具有高可靠、高速度、高密度和低功耗的有点，同时采用左右对称的布局和布线方式有效减小了走线长度。
- 能够在多种低压下工作而不降低性能的SRAM器件及其方法-201610750177.2
- 潘卡伊·阿加沃尔;蔡睿哲;李政宏;陈建源;郑基廷;谢豪泰;陈彝梓 - 台湾积体电路制造股份有限公司
- 2016-08-29 - 2019-12-10 - G11C11/413
- 存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真位单元在存储器器件的写操作或读操作期间的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。本发明的实施例还提供了能够在多种低压下工作而不降低性能的SRAM器件及其方法。
- 专利分类
