[实用新型]乘法器、装置、芯片及电子设备有效
申请号: | 201921434165.4 | 申请日: | 2019-08-30 |
公开(公告)号: | CN209962284U | 公开(公告)日: | 2020-01-17 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 上海寒武纪信息科技有限公司 |
主分类号: | G06N3/063 | 分类号: | G06N3/063;G06F7/523 |
代理公司: | 11606 北京华进京联知识产权代理有限公司 | 代理人: | 孙岩 |
地址: | 200120 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请提供一种乘法器、芯片及电子设备,所述乘法器包括:正则有符号数编码电路和修正累加电路,其中,所述正则有符号数编码电路的输出端与所述修正累加电路的输入端连接,该乘法器通过正则有符号数编码电路对接收到的数据进行正则有符号数编码处理处理,得到原始部分积,并对原始部分积的高两位数值进行加法运算处理及判断处理,以实现消除符号位扩展处理,得到消除符号位扩展后的部分积,最后通过修正累加电路对消除符号位扩展后的部分积进行累加修正处理,得到目标运算结果,该乘法器能够通过正则有符号数编码电路对接收到的数据进行正则有符号数编码,得到的有效部分积的数目较少,从而降低了乘法器实现乘法运算的复杂性。 | ||
搜索关键词: | 符号数 乘法器 编码电路 累加电路 符号位 修正 加法运算处理 输入端连接 编码处理 乘法运算 电子设备 扩展处理 判断处理 修正处理 运算结果 输出端 累加 芯片 申请 | ||
【主权项】:
1.一种乘法器,其特征在于,所述乘法器包括:正则有符号数编码电路和修正累加电路,其中,所述正则有符号数编码电路的输出端与所述修正累加电路的输入端连接,其中,所述正则有符号数编码电路包括:正则有符号数编码处理单元和部分积获取单元,所述正则有符号数编码处理单元的输出端与所述部分积获取单元的输入端连接,所述修正累加电路包括全加器;/n所述正则有符号数编码处理单元用于对接收到的第一数据进行正则有符号数编码处理得到目标编码,所述部分积获取单元用于根据目标编码得到原始部分积,并根据原始部分积进行算术运算处理及判断处理得到消除符号位扩展后的部分积,所述全加器用于对接收到的所述消除符号位扩展后的部分积进行累加修正处理。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海寒武纪信息科技有限公司,未经上海寒武纪信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201921434165.4/,转载请声明来源钻瓜专利网。
- 上一篇:数模混合神经突触电路
- 下一篇:一种货物在途海关监管系统