[发明专利]半导体存储装置及其制造方法在审

申请号：	201980098723.0	申请日：	2019-09-13
公开（公告）号：	CN114175255A	公开（公告）日：	2022-03-11
发明（设计）人：	押木祐介	申请（专利权）人：	铠侠股份有限公司
主分类号：	H01L27/11582	分类号：	H01L27/11582
代理公司：	北京律盟知识产权代理有限责任公司 11287	代理人：	杨林勳
地址：	日本***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：	一实施方式的半导体存储装置具备：第1积层体，在基板上沿垂直于基板的第1方向，交替积层着多层第1电极层与多层第1绝缘层；多层半导体膜，沿第1方向贯通第1积层体；第2积层体，在第1积层体上沿第1方向，交替积层着多层第2电极层与多层第2绝缘层；及多个接触插塞，沿第1方向贯通第2积层体，且个别地连接于多层半导体膜中的每一层与多层第2电极层中的每一层。
搜索关键词：	半导体存储装置及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

暂无信息

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201980098723.0/，转载请声明来源钻瓜专利网。

同类专利

包含阶梯结构的微电子装置以及相关存储器装置、电子系统及方法-202180016098.8
发明人：罗双强;N·M·洛梅利;徐丽芳 -专利权人：美光科技公司
申请日： 2021-01-28 - 公布日： 2022-12-16 - 主分类号： H01L27/11582
摘要：一种微电子装置包括：堆叠结构，其包括布置成层级的垂直交替的导电结构及绝缘结构，所述层级个别包括所述导电结构中的一者及所述绝缘结构中的一者；阶梯结构，其在所述堆叠结构内且具有包括至少一些所述层级的边缘的梯级；导电接触结构，其在所述阶梯结构的所述梯级上；支撑柱结构，其在至少一第一方向上从所述导电接触结构横向偏移且延伸穿过所述堆叠结构；及桥结构，其包括垂直延伸穿过所述堆叠结构的至少一部分的电绝缘材料且在所述支撑柱结构中的至少一些相邻支撑柱结构之间。还描述相关存储器装置、电子系统及方法。

集成组合件及形成集成组合件的方法-202180029536.4
发明人： J·D·霍普金斯;徐丽芳;N·M·洛梅利 -专利权人：美光科技公司
申请日： 2021-04-16 - 公布日： 2022-12-16 - 主分类号： H01L27/11582
摘要：一些实施例包含一种集成组合件，其具有交替的第一层级与第二层级的堆叠。所述第一层级含有导电材料且所述第二层级含有绝缘材料。所述第一层级及所述第二层级中的至少一些经配置为阶状物。所述阶状物中的每一者具有在所述第一层级中的相关联者上方的所述第二层级中的一者。层在所述阶状物上方且通过介入绝缘区与所述堆叠隔开。绝缘材料在所述层上方。导电互连件延伸穿过所述绝缘材料，穿过所述层，穿过所述介入绝缘区且延伸到所述阶状物的所述第一层级内的所述导电材料。一些实施例包含形成集成组合件的方法。

对每个存储器块中的多个NAND串具有公共位线的三维NAND存储器器件-201780005180.4
发明人： M.乔杜里;J.刘;张艳丽;A.林;R.S.马卡拉;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-01-19 - 公布日： 2022-10-14 - 主分类号： H01L27/11582
摘要：通过提供漏极选择晶体管的两个对，两个垂直NAND串可以共享公共位线。含有漏极选择晶体管的邻接对的每个垂直NAND串的沟道并入到相应的垂直半导体沟道中，其邻接于连接到公共位线的相应的漏极区域。漏极选择晶体管在每个级别处具有不匹配的阈值电压，使得每个垂直NAND串包括相应的漏极选择晶体管比相同级别处的其他垂直NAND串的副本漏极选择晶体管具有更高的阈值电压的级别。通过导通四个漏极选择晶体管之中的三个漏极选择晶体管，可以仅激活一个垂直NAND串，而将公共位线偏置在适当的偏置电压处。可以仅在激活的NAND串上进行编程操作或读取操作。

半导体存储装置-202080096882.X
发明人：中塚圭祐 -专利权人：铠侠股份有限公司
申请日： 2020-03-12 - 公布日： 2022-09-30 - 主分类号： H01L27/11582
摘要：实施方式的半导体存储装置包含第1到第9导电体层、第1及第2绝缘部件、及第1到第4导柱。第1绝缘部件沿第1方向设置，具有设置于第2及第6导电体层之间的部分与设置于第3及第7导电体层之间的部分。第2绝缘部件在第1绝缘部件的上方沿第1方向设置，具有设置于第4及第8导电体层之间的部分、与设置于第5及第9导电体层之间的部分。第1及第2导柱分别与第2、第3、第6、及第7导电体层接触，隔着第1绝缘部件设置于第3方向。第3及第4导柱分别与第4、第5、第8、及第9导电体层接触，隔着第2绝缘部件设置于第3方向。包含第2导电体层与第6导电体层的剖面中的第1导柱与第2导柱在第3方向上的间隔窄于包含第3导电体层与第7导电体层的剖面中的第1导柱与第2导柱在第3方向上的间隔。包含第4导电体层与第8导电体层的剖面中的第3导柱与第4导柱在第3方向上的间隔宽于包含第5导电体层与第9导电体层的剖面中的第3导柱与第4导柱在第3方向上的间隔。

半导体存储装置-202080096932.4
发明人：中塚圭祐 -专利权人：铠侠股份有限公司
申请日： 2020-03-23 - 公布日： 2022-09-30 - 主分类号： H01L27/11582
摘要：实施方式的半导体存储装置包含衬底、第1导电体层、多个第2导电体层、第1半导体层、导柱及接点。第1导电体层为衬底上方的第1层，具有于第1方向延伸设置的部分。多个第2导电体层为第1层更上层，且相互分开设置于第2方向。第1半导体层为多个第2导电体层更上层，且具有沿第3方向与第1方向扩展设置的部分。导柱沿第2方向延伸设置，具有将多个第2导电体层与第1半导体层贯通设置的部分。接点将导柱与第1导电体层之间电连接。导柱包含：第2半导体层，于第2方向延伸设置；第1绝缘体层，至少设置于第2半导体层与多个第2导电体层之间；及第3半导体层，设置于第2半导体层与第1半导体层之间，且与第2半导体层及第1半导体层中的每个接触。

堆叠式存储器阵列及其形成方法-201980067484.2
发明人： P·泰萨里欧;福济义明 -专利权人：美光科技公司
申请日： 2019-10-15 - 公布日： 2022-09-30 - 主分类号： H01L27/11582
摘要：在形成堆叠式存储器阵列的实例中，形成交替的第一及第二电介质的堆叠。穿过所述堆叠形成电介质延伸部，使得所述电介质延伸部的第一部分在所述堆叠的第二区域中的第一组半导体结构与第二组半导体结构之间的所述堆叠的第一区域中，并且所述电介质延伸部的第二部分延伸到不包含所述第一及第二半导体结构的所述堆叠的第三区域中。穿过所述第一区域形成开口，同时所述电介质延伸部将所述第三区域中的所述交替的第一及第二电介质耦合到所述第二区域中的所述交替的第一及第二电介质。

包含腐蚀抑制特征的微电子装置以及相关的电子系统及方法-202080093238.7
发明人：罗双强;I·V·恰雷 -专利权人：美光科技公司
申请日： 2020-12-15 - 公布日： 2022-08-26 - 主分类号： H01L27/11582
摘要：本发明提供一种包括堆叠结构的微电子装置，所述堆叠结构包括非阶梯区、阶梯区及阵列区。所述非阶梯区、所述阶梯区及所述阵列区中的每一者包括具有交错的导电材料与介电材料的层级。一或多个柱位于所述非阶梯区及所述阵列区中，且一或多个支撑件位于所述阶梯区中。导电材料位于所述非阶梯区、所述阶梯区及所述阵列区中的每一者中，且竖直延伸到邻近于所述层级的源极中。所述源极在所述非阶梯区、所述阶梯区及所述阵列区中的每一者中邻近于所述源极中的所述导电材料处包括腐蚀抑制特征。还公开了额外微电子装置、电子系统及方法。

存储器装置及形成存储器装置的方法-202080092053.4
发明人：福住嘉晃;合田晃 -专利权人：美光科技公司
申请日： 2020-12-20 - 公布日： 2022-08-19 - 主分类号： H01L27/11582
摘要：一些实施例包含一种形成存储器装置的方法。将组合件形成为具有延伸通过交错绝缘及导电层级的堆叠并延伸到所述堆叠下方的第一材料中的沟道结构。反转所述组合件，使得所述第一材料在所述堆叠上方，且使得所述沟道结构的第一区域在所述堆叠下方。将所述第一区域中的至少一些与控制电路系统电耦合。移除所述第一材料中的至少一些，且暴露所述沟道结构的第二区域。邻近所述沟道结构的所述经暴露第二区域形成导电掺杂半导体材料。将掺杂剂从所述导电掺杂半导体材料向外扩散到所述沟道结构中。一些实施例包含存储器装置(例如NAND存储器组合件)。

制造用于三维(3D)NAND存储器的单晶垂直定向硅沟道的电热法-202080091676.X
发明人： S·阿莫罗索;V·莫洛兹 -专利权人：美商新思科技有限公司
申请日： 2020-12-31 - 公布日： 2022-08-12 - 主分类号： H01L27/11582
摘要：一种形成多个垂直NAND存储器单元的方法，部分地包括在硅衬底(50)上形成多种绝缘材料(20，30)，在绝缘材料中形成沟槽以暴露硅衬底的表面，沿着沟槽的侧壁沉积多晶硅层，用氧化物(80)填充沟槽，在沟槽上方形成金属层(90)，并通过在硅衬底与金属层之间施加电压(98)以使多晶硅侧壁熔化、并使得熔化的多晶硅侧壁能够再结晶成单晶沟道，来形成用于NAND存储器单元的单晶沟道。

集成组合件及形成集成的方法-202080088405.9
发明人： C·豪德;G·A·哈勒 -专利权人：美光科技公司
申请日： 2020-12-08 - 公布日： 2022-08-05 - 主分类号： H01L27/11582
摘要：一些实施例包含一种具有存储器单元层级堆叠的集成结构。一对沟道材料支柱延伸穿过所述堆叠。源极结构在所述堆叠之下。所述源极结构包含具有上区域、下区域及所述上区域与所述下区域之间的中间区域的部分。所述上及下区域具有相同组合物且在边缘位置彼此接合。所述中间区域具有与所述上及下区域不同的组合物。所述边缘位置直接抵靠所述沟道材料支柱的沟道材料。一些实施例包含形成集成组合件的方法。

形成电荷阻挡材料的方法及具有电荷阻挡材料的集成组合件-202080084280.2
发明人：张佩琼;徐志鑫;方昀 -专利权人：美光科技公司
申请日： 2020-11-03 - 公布日： 2022-07-29 - 主分类号： H01L27/11582
摘要：一些实施例包含一种形成组合件的方法。在导电结构上方形成交替第一阶层及第二阶层的第一堆叠。形成延伸穿过所述第一堆叠的第一开口。用第一内衬材料加衬里于所述第一开口的侧壁。将所述第一内衬材料转化为第一电荷阻挡材料。在所述第一开口内形成牺牲材料。在所述第一堆叠上方形成交替第三阶层及第四阶层的第二堆叠。形成延伸穿过所述第二堆叠而到所述牺牲材料的第二开口。在所述第二开口内形成第二内衬材料，对其进行各向异性蚀刻，且接着将其转化为第二电荷阻挡材料。移除所述牺牲材料。形成邻近于所述电荷阻挡材料的电荷存储材料、电介质材料及沟道材料。一些实施例包含集成组合件。

半导体装置及电子设备-202080084468.7
发明人：津田一树;乡户宏充;大下智;国武宽司 -专利权人：株式会社半导体能源研究所
申请日： 2020-11-24 - 公布日： 2022-07-22 - 主分类号： H01L27/11582
摘要：提供一种新颖的半导体装置。设置在第一方向上延伸的结构体、在第二方向上延伸的第一导电体及在第二方向上延伸的第二导电体。在结构体与第一导电体交叉的第一交叉部，结构体包括第一绝缘体、第一半导体、第二绝缘体、第二半导体、第三绝缘体、第四绝缘体及第五绝缘体围绕第三导电体设置为同心状。在结构体与第二导电体交叉的第二交叉部，结构体包括第一绝缘体、第一半导体、第二绝缘体、第四导电体、第二半导体及第三绝缘体围绕第三导电体设置为同心状。

三维NAND栅极堆叠强化-202080084805.2
发明人： P·P·杰哈;S·S·奥哈;梁璟梅;A·B·玛里克;S·文卡特拉曼 -专利权人：应用材料公司
申请日： 2020-11-04 - 公布日： 2022-07-22 - 主分类号： H01L27/11582
摘要：形成半导体结构的示例性方法可包括形成覆盖半导体基板的第一氧化硅层。此方法可包括形成覆盖第一氧化硅层的第一硅层。此方法可包括形成覆盖第一硅层的氮化硅层。此方法可包括形成覆盖氮化硅层的第二硅层。此方法可包括形成覆盖第二硅层的第二氧化硅层。此方法可包括移除氮化硅层。此方法可包括移除第一硅层和第二硅层。此方法可包括形成在第一氧化硅层和第二氧化硅层中的每一者之间并接触第一氧化硅层和第二氧化硅层中的每一者的金属层。

具有双面阶梯式表面的三维存储器器件及其制造方法-202180006684.4
发明人：水谷祐树;东谷政昭 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-01 - 公布日： 2022-07-08 - 主分类号： H01L27/11582
摘要：存储器裸片可以包括：位于衬底上方的绝缘层和导电层的交替叠堆，以及竖直延伸穿过该交替叠堆的存储器堆叠结构。该交替叠堆内的第一层叠堆包括第一阶梯区域，其中第一导电层具有随着距该衬底的竖直距离而增加的相应横向范围，以提供第一阶梯式表面。该交替叠堆内的第二层堆叠包括第二阶梯区域，其中第二导电层具有随着距该衬底的该竖直距离而减小的相应横向范围，以提供第二阶梯式表面。该第二层堆叠可以比该第一层堆叠距该衬底更远。接触通孔结构可以由该交替叠堆的顶侧和底侧形成。

包含水平和竖直字线互连的三维存储器器件及其形成方法-202080079867.4
发明人：伊藤康一;田中义信;时田博文 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-06-12 - 公布日： 2022-07-08 - 主分类号： H01L27/11582
摘要：本发明公开了一种形成三维存储器器件的方法，该方法包括在衬底上方形成绝缘层和间隔物材料层的竖直交替序列，使得该间隔物材料层形成为导电层或随后用导电层替换；迭代地执行第一组非偏移层图案化加工步骤至少两次以形成包括在第一水平方向上延伸的一组阶梯式表面的台面区的第一部分；以及执行第二组偏移层图案化加工步骤以形成该台面区的第二部分并且沿着与该第一水平方向垂直的第二水平方向形成该竖直交替序列的图案化表面的阶梯式竖直剖面轮廓。

接合的三维存储器器件及其通过用源极层替换承载衬底的制造方法-202080079971.3
发明人：翁照男;西田昭夫;J·凯 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-06-23 - 公布日： 2022-07-08 - 主分类号： H01L27/11582
摘要：本公开提供了一种三维存储器器件，该三维存储器器件包括位于承载衬底上方的绝缘层和导电层的交替堆叠。存储器堆叠结构竖直延伸穿过该交替堆叠。每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜。直通通孔结构竖直延伸穿过与该交替堆叠相邻的介电材料部分。存储器管芯可接合到逻辑管芯，该逻辑管芯包含用于支持该存储器管芯内的存储器单元的操作的外围电路。通过移除该承载衬底来物理地暴露这些竖直半导体沟道中的每个竖直半导体沟道的远侧端部。源极层直接形成在这些竖直半导体沟道中的每个竖直半导体沟道的该远侧端部上。形成背侧接合焊盘或接合线以电连接到该直通通孔结构。

包含用于接触通孔结构的介电阱结构的多层三维存储器器件及其形成方法-202080080239.8
发明人：水谷祐树;广居雅之;外山史晃 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-06-16 - 公布日： 2022-07-08 - 主分类号： H01L27/11582
摘要：在衬底上方形成第一绝缘层和第一间隔物材料层的第一竖直交替序列以及第一层后向阶梯式介电材料部分。该第一间隔物材料层形成为第一导电层，或者随后被该第一导电层替换。在该第一竖直交替序列和该第一层后向阶梯式介电材料部分上方形成第二绝缘层和第二间隔物材料层的第二竖直交替序列以及第二层后向阶梯式介电材料部分。该第二间隔物材料层形成为第二导电层，或者随后被该第二导电层替换。穿过该第二竖直交替序列在该第一层后向阶梯式介电材料部分上方形成开口，并且用介电阱结构填充该开口。可穿过该介电阱结构和该第一层后向阶梯式介电材料部分在该第一导电层上形成接触通孔结构。

包括层间蚀刻停止层的三维存储器器件及其制造方法-202080081286.4
发明人：李姚盛;S·卡纳卡梅达拉;R·S·马卡拉;J·阿尔斯迈耶 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-06-22 - 公布日： 2022-07-08 - 主分类号： H01L27/11582
摘要：本发明提供了一种三维存储器器件，所述三维存储器器件包括：位于衬底上方的第一绝缘层和第一导电层的第一层交替堆叠；位于所述第一层交替堆叠上方的蚀刻停止材料层；位于所述蚀刻停止材料层上方的第二绝缘层和第二导电层的第二层交替堆叠；竖直延伸穿过所述第二层交替堆叠、所述蚀刻停止材料层和所述第一层交替堆叠的层间存储器开口；以及存储器开口填充结构，每个存储器开口填充结构包括位于所述层间存储器开口中的存储器膜和竖直半导体沟道。所述蚀刻停止材料层的材料与所述第一绝缘层、所述第二绝缘层、所述第一导电层和所述第二导电层的材料不同。

改善阶梯结构中的半隔离字线的蚀刻裕量的虚设字线触点-201980101769.3
发明人：刘浏;孙川;马洪 -专利权人：英特尔公司
申请日： 2019-12-12 - 公布日： 2022-06-07 - 主分类号： H01L27/11582
摘要：具有三维(3D)阶梯存储器堆叠的存储器设备包括邻近半隔离连接器的虚设连接器。存储器设备包括堆叠在3D阶梯堆叠中的多条字线，包括在阶梯的区域的边缘处的字线。存储器设备包括垂直连接器，这些垂直连接器穿过3D阶梯堆叠上的隔离层来将字线与访问层中的导电线相连接。阶梯的区域的边缘处的字线具有垂直连接器，该垂直连接器在一侧将与一连接器相邻，在另一侧则不会。存储器设备包括在边缘上的字线的垂直连接器的边缘侧的至少一个虚设垂直连接器，其中虚设垂直连接器不将3D阶梯堆叠的字线电连接到访问层中的导电线。

在具有堆叠存储器阵列的存储器中的驱动器放置-201980089136.5
发明人：刘海涛;卡迈勒·M·考尔道;G·S·桑胡;S·D·唐;合田晃;徐丽芳 -专利权人：美光科技公司
申请日： 2019-10-30 - 公布日： 2022-05-31 - 主分类号： H01L27/11582
摘要：一种存储器可具有堆叠存储器阵列，所述堆叠存储器阵列可具有存储器单元的多个层级。存储器单元的每一相应层级可共同耦合到相应存取线。多个驱动器可位于所述堆叠存储器阵列上方。每一相应驱动器可具有单晶半导体，其具有耦合到相应存取线的导电区域。

半导体存储装置及其制造方法-201980098723.0
发明人：押木祐介 -专利权人：铠侠股份有限公司
申请日： 2019-09-13 - 公布日： 2022-03-11 - 主分类号： H01L27/11582
摘要：一实施方式的半导体存储装置具备：第1积层体，在基板上沿垂直于基板的第1方向，交替积层着多层第1电极层与多层第1绝缘层；多层半导体膜，沿第1方向贯通第1积层体；第2积层体，在第1积层体上沿第1方向，交替积层着多层第2电极层与多层第2绝缘层；及多个接触插塞，沿第1方向贯通第2积层体，且个别地连接于多层半导体膜中的每一层与多层第2电极层中的每一层。

存储器阵列以及用于形成存储器阵列和导电阵列通孔(TAV)的方法-202080033542.2
发明人： I·V·恰雷;C·E·卡特;A·查杜鲁;J·B·德胡特;房骏;M·J·金;B·D·洛;M·帕克;J·D·谢泼德森 -专利权人：美光科技公司
申请日： 2020-04-07 - 公布日： 2021-12-14 - 主分类号： H01L27/11582
摘要：一种用于形成存储器阵列和导电阵列通孔(TAV)的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。在所述堆叠上方形成包括水平伸长的沟槽开口和操作性TAV开口的掩模。通过所述掩模中的所述沟槽开口和所述操作性TAV开口对所述堆叠的未掩蔽部分进行蚀刻以在所述堆叠中形成水平伸长的沟槽开口且在所述堆叠中形成操作性TAV开口。在所述堆叠中的所述操作性TAV开口中形成导电材料以在所述堆叠中的所述操作性TAV开口中的个别者中形成个别操作性TAV。在所述堆叠中的所述沟槽开口中的个别者中形成字线介入结构。

存储器阵列和用于形成存储器阵列的方法-202080032691.7
发明人： J·D·霍普金斯;J·B·德胡特;D·法兹尔;N·M·洛梅利 -专利权人：美光科技公司
申请日： 2020-04-03 - 公布日： 2021-12-10 - 主分类号： H01L27/11582
摘要：一种用于形成存储器阵列的方法包括在衬底顶上形成导电层，其中所述导电层中包括开口。绝缘体层在所述导电层顶上形成，且所述绝缘体层包括向下延伸到所述导电层中的所述开口中的绝缘体材料。包括竖直交替的绝缘层和字线层的堆叠形成在所述绝缘体层上方。形成包括沟道材料的延伸穿过所述绝缘层和所述字线层的串。所述串的所述沟道材料直接电耦合到所述导电层中的导电材料。公开了与方法无关的结构。

三维NAND结构制造的方法与设备-202080030750.7
发明人：小泽武仁;穆昆德·斯里尼瓦桑;北岛知彦;姜昌锡;姜声官;吉尔·Y·李;苏米特·辛格·罗伊 -专利权人：应用材料公司
申请日： 2020-04-21 - 公布日： 2021-11-26 - 主分类号： H01L27/11582
摘要：本文提供了用于形成多个非易失性储存单元的方法和设备。在某些实施方式中，方法例如包括形成多个非易失性储存单元，包括在基板上形成金属层交替的堆叠，金属层包括第一金属层和不同于第一金属层的第二金属层；去除第一金属层以在第二金属层的交替层之间形成空间；以及沉积第一材料层以部分地填充空间以在其中留有气隙或沉积第二材料层以填充空间这两步骤之一。

三维闪存以及制造该三维闪存的方法-202080025030.1
发明人：宋润洽 -专利权人：三星电子株式会社
申请日： 2020-04-02 - 公布日： 2021-11-19 - 主分类号： H01L27/11582
摘要：公开了一种三维闪存以及制造该三维闪存的方法。根据一个实施方式，三维闪存可以具有用于实现集成的结构，并可以通过有效率地形成字线的制造方法来制造。

3-D NAND模具-202080024449.5
发明人：姜昌锡;北岛知彦;穆昆德·斯里尼瓦桑;桑杰·纳塔拉扬 -专利权人：应用材料公司
申请日： 2020-04-01 - 公布日： 2021-11-09 - 主分类号： H01L27/11582
摘要：提供了制造存储器装置的方法。所述方法减小第一层的厚度并且增大第二层的厚度。半导体装置被描述为具有：膜堆叠，所述膜堆叠在所述装置的第一部分中，包括交替的氮化物层和第二层，所述膜堆叠的所述交替的氮化物层和第二层具有氮化物∶氧化物厚度比(Nf∶Of)；和存储器堆叠，所述存储器堆叠在所述装置的第二部分中，包括交替的字线层和第二层，所述存储器堆叠的所述交替的字线层和第二层具有字线∶氧化物厚度比(Wm∶Om)，其中0.1(Wm∶Om)＜Nf∶Of＜0.95(Wm∶Om)。

用于存储器应用的垂直晶体管制造-202080012010.0
发明人：安在洙;托马斯·权;马亨德拉·帕卡拉 -专利权人：应用材料公司
申请日： 2020-01-03 - 公布日： 2021-09-07 - 主分类号： H01L27/11582
摘要：本公开内容的实施方式提供用于形成具有准确的轮廓和针对制造三维(3D)堆叠存储器单元半导体装置的尺寸控制的阶梯状结构的设备和方法。在一个实施方式中，一种存储器单元装置包含：膜堆叠结构，所述膜堆叠结构包含：水平地形成在基板上的交替的成对的介电层和导电结构，形成在所述膜堆叠结构中的开口，其中所述开口被填充有通道层和中心填充层，和设置在所述导电结构与所述通道层之间的保护衬垫层。

存储器阵列和用于形成存储器阵列的方法-201980089293.6
发明人： C·豪德;G·A·哈勒 -专利权人：美光科技公司
申请日： 2019-10-24 - 公布日： 2021-08-24 - 主分类号： H01L27/11582
摘要：一种用于形成存储器阵列的方法包括形成衬底，所述衬底包括导电层、导电层上方的第一绝缘体层、第一绝缘体层上方的牺牲材料层以及牺牲材料层上方的第二绝缘体层。包括竖直交替的绝缘层和字线层的堆叠形成在第二绝缘体层上方。形成穿过绝缘层和字线层的沟道材料。形成穿过堆叠到牺牲材料层的水平伸长沟槽。通过水平伸长沟槽相对于第一绝缘体层的材料选择性地且相对于第二绝缘体层的材料选择性地蚀刻牺牲材料。沟道材料的横向外部侧壁暴露在牺牲材料层中。直接抵靠牺牲材料层中的沟道材料的横向外部侧壁形成导电结构。导电结构延伸穿过第一绝缘体层且将沟道材料直接电耦合到导电层。公开了结构实施例。

包含源极层和漏极层的交替堆叠和竖直栅极电极的三维存储器器件-202080006753.7
发明人： J·凯;J·阿尔斯迈耶;M·乔杜里;松野雷电 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-03-19 - 公布日： 2021-08-17 - 主分类号： H01L27/11582
摘要：本发明提供了一种三维存储器器件，该三维存储器器件包括位于衬底上方的源极层和漏极层的交替堆叠、竖直延伸穿过该交替堆叠的这些源极层和这些漏极层中的每一者的栅极电极、横向围绕这些栅极电极中的相应一个栅极电极的存储器膜和横向围绕这些存储器膜中的相应一个存储器膜并且连接到相应竖直相邻的一对源极层和漏极层的半导体沟道。存储器开口阵列可竖直延伸穿过该交替堆叠，并且这些栅极电极中的每个栅极电极位于这些存储器开口中的相应一个存储器开口内。

形成用于三维存储器器件的无接缝漏极选择层级电极的方法以及通过该方法形成的结构-201980080695.X
发明人： R·沙朗帕尼;R·S·马卡拉;A·拉贾谢哈尔;周非 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-12-27 - 公布日： 2021-07-23 - 主分类号： H01L27/11582
摘要：延伸穿过绝缘层和字线层级导电层的交替堆叠的存储器柱结构形成在衬底上方。这些存储器柱结构中的每个存储器柱结构包括竖直半导体沟道和存储器膜。这些存储器柱结构中的每个存储器柱结构突出在位于该交替堆叠上方的绝缘帽盖层上方，以提供在成对的横向相邻的这些存储器柱结构之间横向延伸的柱间间隙区。具有物理暴露的金属成核表面的金属成核材料形成在该柱间间隙区的底部处，而不覆盖这些存储器柱结构的侧壁的上部部分。可以使金属从该物理暴露的金属成核表面向上选择性地生长，同时抑制该金属从这些存储器柱结构周围的物理暴露的竖直表面生长。可以提供不具有接缝的金属层，该金属层可用于漏极选择层级导电层。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体存储装置及其制造方法在审

专利文献下载