[发明专利]随机位元电路在审
| 申请号： | 202011223811.X | 申请日： | 2020-11-05 |
| 公开（公告）号： | CN112802519A | 公开（公告）日： | 2021-05-14 |
| 发明（设计）人： | 林晓平;王志明 | 申请（专利权）人： | 力旺电子股份有限公司 |
| 主分类号： | G11C11/411 | 分类号： | G11C11/411;G11C11/416 |
| 代理公司： | 深圳新创友知识产权代理有限公司 44223 | 代理人： | 江耀纯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种随机位元电路，随机位元电路包括由不同字元线控制的四个储存单元。第一储存单元及第二储存单元是在第一方向上依序设置，而第一储存单元及第三储存单元是在与第一方向垂直的第二方向上依序设置。第三储存单元及第四储存单元是在第一方向上依序设置。第一储存单元及第四储存单元相串联，而第二储存单元及第三储存单元相串联。 | ||
| 搜索关键词： | 随机 位元 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力旺电子股份有限公司，未经力旺电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011223811.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种多比特存内计算单元及存内计算装置-202210608355.3
- 朱家国 - 苏州宽温电子科技有限公司
- 2022-05-31 - 2023-10-17 - G11C11/411
- 本发明提供一种多比特存内计算单元和存内计算装置。多比特存内计算单元执行输入数据和存储单元中的存储数据之间的乘法。根据多比特输入数据或多比特存储数据产生不同大小的电流，读出位线通过该电流充电或者放电，读出电路根据读出位线的电压变化获得输入数据和存储数据的乘积。在一个计算周期中能够实现多比特乘法，提高了计算效率。存内计算装置包括多个该多比特存内计算单元。
- 基于7T1C结构的存储单元及其操作方法、存储器-202010957666.1
- 杨建国;刘超;吕杭炳;刘明 - 中国科学院微电子研究所
- 2020-09-11 - 2023-08-15 - G11C11/411
- 本发明公开了一种基于7T1C结构的存储单元及其操作方法、存储器。其中，该存储单元包括：6T结构和1T1C结构，6T结构用于数据1或0的输入和存储；1T1C结构与6T结构的第一存储节点连接，用于在6T结构断电时，存储数据1或0，并在6T结构通电时将数据1或0恢复至6T结构。通过本发明的1T1C结构，在不改变现有技术中的SRAM的读写电路的情况下，以简单的电路设计，保持了良好的结构兼容性，防止了漏电流的出现，同时避免了存储单元面积尺寸的增加，操作速度更快，静态功耗更低。
- SRAM及片上系统-202310292866.3
- 赵朝珍 - 中芯先锋集成电路制造（绍兴）有限公司
- 2023-03-17 - 2023-07-28 - G11C11/411
- 本发明提供一种SRAM及片上系统，该SRAM在6T SRAM存储单元的两个存取晶体管上分别并联了一个额外的存取晶体管，可以增大读噪声容限SNMR，SRAM的保持噪声容限SNMH、写噪声容限SNMW和读噪声容限SNMR相对更加平衡，因此提高了SRAM的读写能力，且不会增加工艺复杂度。本发明的片上系统，由于采用了本发明的SRAM，性能得以提高。
- 一种PLM-14T抗辐照SRAM存储单元电路-202210942402.8
- 赵强;马屹飞;吴秀龙;彭春雨;蔺智挺;卢文娟;陈军宁 - 安徽大学
- 2022-08-08 - 2022-11-04 - G11C11/411
- 本发明涉及一种PLM‑14T抗辐照SRAM存储单元电路。一种PLM‑14T抗辐照SRAM存储单元电路包括十个NMOS晶体管N1～N10和四个PMOS晶体管P1～P4；P1和P2以及P3和P4交叉耦合，N1和N2对应着P1和P2作为下拉管，N3和N4对应着P3和P4作为下拉管，N5和N6构成调节存储节点的反馈回路；主存储节点Q与QB通过N7与N8分别与位线BL和BLB相连，冗余存储节点S1与S0通过N9与N10别与位线BL和BLB相连。本发明的存储节点采用双下拉回路来起到反馈调节作用，增强了电路存储节点的抗翻转能力。同时该电路使用四个传输晶体管进行读写，提高了单元的数据写入速度以及写噪声容限。
- 一种RHC-16T抗辐射SRAM单元、芯片和模块-202210942405.1
- 郝礼才;董汉文;程伟;张茵;赵强;彭春雨;卢文娟;高珊;蔺智挺;吴秀龙 - 安徽大学
- 2022-08-08 - 2022-11-04 - G11C11/411
- 本发明涉及一种RHC‑16T抗辐射SRAM单元、芯片和模块。一种基于极性加固技术的RHC‑16T抗辐射SRAM单元包括四个PMOS晶体管P1～P4和十二个NMOS晶体管N1～N12；位线BL与N9和N11源极电连接，位线BLB与N10和N12源极电连接；字线WL与N9、N10、N11和N12栅极电连接；N9的漏极与P2的漏极电连接，N10的漏极与P1的漏极电连接，N11的漏极与N3的漏极电连接，N12的漏极与N4的漏极电连接。本发明通过在P3、N7和P4、N8中间分别加入N3和N4来阻断反馈环路，提高单元的稳定性，令单元有着就较快的读写速度，较高的稳定性以及较强的抗辐射性能。
- RHBD-14T抗辐照SRAM存储单元、芯片、模块-202210817712.7
- 赵强;张茵;彭春雨;卢文娟;吴秀龙;蔺智挺;陈军宁 - 安徽大学
- 2022-07-12 - 2022-11-01 - G11C11/411
- 本发明涉及RHBD‑14T抗辐照SRAM存储单元、芯片、模块。基于源隔离技术的RHBD‑14T抗辐照SRAM存储单元包括PMOS晶体管P1～6和NMOS晶体管N0～7；P4和P3、P2和P5交叉耦合，两个主存储节点Q与QN通过N4与N5分别与位线BL和BLB相连，两个冗余存储节点S0与S1通过N6与N7分别与位线BL和BLB相连，N4～N7由字线WL控制，P1的源极和P6的源极共接VDD，N0的源极、N1的源极、N3的源极和N2的源极共接地。本发明通过在空间粒子轰击敏感节点时采用源隔离技术，令其仅产生微弱电压脉冲，不影响其余晶体管的状态，提高SRAM存储单元的抗SEU能力。
- 存储器单元-202210287035.2
- 廖忠志 - 台湾积体电路制造股份有限公司
- 2022-03-22 - 2022-08-30 - G11C11/411
- 本公开提供一种集成电路。上述集成电路包括连接至字元线与位元线的存储器单元阵列，其中字元线与位元线位于存储器单元的两侧。存储器单元可包括栅极全环晶体管。根据本公开的存储器电路亦包括具有字元线接头结构的边缘单元，字元线接头结构被配置以连接前侧字元线与后侧字元线。本公开一些实施例提供具有存储器单元以及逻辑单元的IC芯片。存储器单元具有位于前侧的电力导轨，而逻辑单元具有位于后侧的电力导轨。
- 三态内容可定址存储器以及两端口静态随机存取存储器-202110095452.2
- 黄俊宪;郭有策;王淑如;曾俊砚;张竣杰 - 联华电子股份有限公司
- 2021-01-25 - 2022-07-26 - G11C11/411
- 本发明公开一种三态内容可定址存储器与双端口静态随机存取存储器，其包括存储单元以及两晶体管。存储单元包括沿着第一方向延伸的第一主动区、第二主动区、第三主动区与第四主动区、以及沿着第二方向延伸的第一栅极线、第二栅极线、第三栅极线与第四栅极线。第一栅极线横跨第三主动区与第四主动区，第二栅极线横跨第四主动区，第三栅极线横跨第一主动区，且第四栅极线横跨第一主动区与第二主动区。晶体管电连接到存储单元，其中晶体管与存储单元沿着第一方向排列。
- 一种快速写入的抗单粒子翻转SRAM单元电路-202111519523.3
- 张德明;罗丁一;张凯丽;陈思宇;郭志鹏;宋明阳;王佑;邓尔雅;赵巍胜 - 北京航空航天大学合肥创新研究院（北京航空航天大学合肥研究生院）
- 2021-12-13 - 2022-07-15 - G11C11/411
- 本发明的一种快速写入的抗单粒子翻转SRAM单元电路，包括八个NMOS晶体管和六个PMOS晶体管，依次记为N1～N8和P1～P6，对于存储节点Q和QB，PMOS晶体管P1和P2作为上拉管，NMOS晶体管N3和N4由冗余节点S0和S1控制加固，NMOS晶体管N1和N2交叉耦合作为下拉管；对于冗余节点S0和S1，PMOS晶体管P3和P4交叉耦合作为上拉管，NMOS晶体管N5和N6作为下拉管，并由存储节点Q和QB控制加固。存储节点Q和QB通过NMOS晶体管N7和N8连接两条位线BL和BLB，并通过字线WL控制NMOS晶体管N7和N8的通断。存储节点Q和QB完全由NMOS晶体管包围，这种结构被称为极性加固结构。本发明的PMOS晶体管P5和P6通过存储节点Q和QB控制冗余节点S0和S1所在支路的通断，提高冗余节点的下拉能力，写入速度更快。
- 一种乘法计算器-202210376312.7
- 周玉梅;黎涛;乔树山;尚德龙 - 中科南京智能技术研究院
- 2022-04-12 - 2022-07-05 - G11C11/411
- 本发明涉及一种乘法计算器。该计算器包括7T SRAM存储单元和局部计算单元；所述7T SRAM单元用于存储权重数据；所述局部计算单元在计算模式下从所述7T SRAM单元中获得1bit权重数据，与位线BL/BLB位线非输入的4bit数据进行计算，并将计算结果通过全局位线GBL/全局位线非GBLB输出。本发明能够在提升效率的同时又能控制计算单元的工作状态，减小不必要的能量损失。
- 一种14T抗辐照SRAM存储单元电路-202210068745.6
- 郝礼才;刘新宇;彭春雨;赵强;卢文娟;高珊;蔺智挺;吴秀龙;陈军宁 - 安徽大学
- 2022-01-20 - 2022-05-13 - G11C11/411
- 本发明公开了一种14T抗辐照SRAM存储单元电路，包括8个NMOS晶体管和6个PMOS晶体管；PMOS晶体管P5和NMOS晶体管N3构成第一个反向器，PMOS晶体管P6和NMOS晶体管N4构成第二个反向器，这两个反向器交叉耦合；N1与N2对内部存储节点QB与Q进行加固，Q与QB全部由NMOS晶体管包围，这构成了极性加固结构；外围节点S0与S1由P1和P2交叉耦合，N5与N6作为下拉管；QB与Q通过N7与N8连接到BLB和BL，N7的栅极和N8的栅极均与字线WL电连接。本发明可以提高单元抗单粒子翻转能力，能够抵抗所有的单节点翻转，还可以抵抗外围存储双节点翻转，而且单元的临界电荷相对较高，单元更加稳定。
- 随机位元电路-202011223811.X
- 林晓平;王志明 - 力旺电子股份有限公司
- 2020-11-05 - 2021-05-14 - G11C11/411
- 本发明公开了一种随机位元电路，随机位元电路包括由不同字元线控制的四个储存单元。第一储存单元及第二储存单元是在第一方向上依序设置，而第一储存单元及第三储存单元是在与第一方向垂直的第二方向上依序设置。第三储存单元及第四储存单元是在第一方向上依序设置。第一储存单元及第四储存单元相串联，而第二储存单元及第三储存单元相串联。
- 低功耗静态随机存储器单元以及存储器-202011595333.5
- 陈静;吕迎欢;谢甜甜;王青;葛浩 - 中国科学院上海微系统与信息技术研究所;上海华力微电子有限公司
- 2020-12-29 - 2021-04-20 - G11C11/411
- 本发明提供了低功耗静态随机存储器单元，包括由第一N型晶体管和第一P型晶体管组成的第一CMOS反相器，由第二N型晶体管和第二P型晶体管组成的第二CMOS反相器，第一和第二CMOS反相器对置互锁设置；还包括第五N型晶体管，其栅极接第一CMOS反相器的输入端，源/漏极接第六N型晶体管的漏/源极；所述第五N型晶体管为背栅晶体管，其背栅接本体栅极；所述第六N型晶体管为背栅晶体管，其背栅接本体栅极，并连接至读字线。本发明在原有传统6管存储单元的基础上增加了第五和第六N型晶体管，写操作时的阈值电压变小，增强了静态随机存储器的写入能力；在读操作时，增大了读“0”电流。
- 基于平衡预充与组译码的数据读取电路-202011375160.6
- 蔺智挺;秦国应;吴秀龙;赵强;彭春雨;卢文娟;陈军宁 - 安徽大学
- 2020-11-30 - 2021-03-16 - G11C11/411
- 本发明公开了一种基于平衡预充与组译码的数据读取电路，通过控制信号，利用预充电路中的平衡晶体管将读取操作后的位线电压再次平衡，将再次平衡的电压作为下次读取时的初始电压。逐渐降低的位线电压提高了单元的稳定性，降低了读错误发生率。并且结合组译码这种译码方式，实现了阵列中数据的连续读取。
- 专利分类
