[发明专利]数据处理装置及神经网络处理器在审
| 申请号： | 202180021602.3 | 申请日： | 2021-10-27 |
| 公开（公告）号： | CN116368475A | 公开（公告）日： | 2023-06-30 |
| 发明（设计）人： | 官惠泽;陈清龙;申泽庶;王雅洁;梁晓峣;景乃锋 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08 |
| 代理公司： | 北京格罗巴尔知识产权代理事务所(普通合伙) 11406 | 代理人： | 项军花 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种数据处理装置及神经网络处理器，数据处理装置应用于神经网络处理器，神经网络处理器还包括内存模块和向量运算单元，数据处理装置包括第一缓冲区、第二缓冲区、存储转换模块以及指令发射模块，指令发射模块用于，生成第一搬运指令和第二搬运指令；存储转换模块用于，根据第一搬运指令将向量运算的相关数据从内存模块搬运至第一缓冲区，以及根据第二搬运指令将向量运算的相关数据从第一缓冲区搬运至第二缓冲区。根据上述数据处理装置，在向量运算单元做运算时，可以降低对内存模块的访存次数，使得计算效率提高，进而提高神经网络加速器的整体性能。 | ||
| 搜索关键词： | 数据处理 装置 神经网络 处理器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202180021602.3/，转载请声明来源钻瓜专利网。
- 上一篇：信息传输方法、装置、通信设备和存储介质
- 下一篇：用于存储器装置的读取算法
- 同类专利
- 改进的数据处理方法-201880066902.1
- 克哈莱德·玛来吉;特朗格·邓格·恩古延;朱利恩·斯奇米特;皮埃尔-伊曼纽尔·伯纳德 - 弗索拉公司
- 2018-09-03 - 2023-09-29 - G06F12/08
- 数据处理方法。所述方法由计算机手段实施且包括：‑对于所述数据处理的多个对象(OBJ)，执行所述数据处理的计算机代码(COD)的分析，所述计算机代码(COD)限定所述数据处理中所述对象(OBJ)的使用，‑基于所述计算机代码(COD)的所述分析，将每一对象分配到多个存储器区域(ZMi,j)中的一个用于所述数据处理期间相应存储器区域中的每一对象的构建及随后析构，使得在所述数据处理期间，每一存储器区域展现堆栈操作。
- 一种访问数据的方法和装置-202180086851.0
- 黎卓南;苏勇;韩立虎 - 华为技术有限公司
- 2021-05-27 - 2023-09-01 - G06F12/08
- 本申请实施例提供一种访问数据的方法和装置，涉及芯片技术领域，能够减少CPU完成原子运算的时延，降低多核CPU抢锁带来的原子操作的冲突率与系统开销，提升原子操作的吞吐量。其方法为：第一节点接收第一缓存层的多个缓存节点发送的多个第一读请求，多个第一读请求均用于请求第一地址的运算权限；第一节点用于管理所述多个缓存节点的一致性；按照多个缓存节点分别发送的第一个第一读请求的顺序确定多个缓存节点获取运算权限的顺序；获取到运算权限时，按照多个缓存节点获取运算权限的顺序，控制运算权限在多个缓存节点间转移。本申请实施例用于基于缓存一致性，在缓存中执行数据的读改写操作。
- 高速缓存管理-201880052360.2
- L·古普塔;K·J·阿什;K·安德森 - 国际商业机器公司
- 2018-08-10 - 2023-07-25 - G06F12/08
- 生成高速缓存中第一类型轨道的列表。生成高速缓存中第二类型轨道的列表，其中，相对于第二类型轨道，对第一类型的轨道的I/O操作相对更快地完成。确定是从第一类型的轨道的列表还是从第二类型轨道的列表降级轨道。
- 聚集页错误信令和处理-201811637429.6
- B·靳兹伯格;R·罗恩;I·殴萨池依 - 英特尔公司
- 2011-12-29 - 2023-07-18 - G06F12/08
- 本公开涉及聚集页错误信令和处理。一方面的处理器包括用于处理指示多个存储器地址的多存储器地址指令的指令流水线。该处理器还包括与指令流水线耦合的多页错误聚集逻辑。该多页错误聚集逻辑用于聚集多个页错误的页错误信息，该多个页错误各自与该指令的多个存储器地址之一相关联。该多页错误聚集逻辑用于将聚集的页错误信息提供给页错误通信接口。还公开了其它处理器、装置、方法和系统。
- 数据处理装置及神经网络处理器-202180021602.3
- 官惠泽;陈清龙;申泽庶;王雅洁;梁晓峣;景乃锋 - 华为技术有限公司
- 2021-10-27 - 2023-06-30 - G06F12/08
- 一种数据处理装置及神经网络处理器，数据处理装置应用于神经网络处理器，神经网络处理器还包括内存模块和向量运算单元，数据处理装置包括第一缓冲区、第二缓冲区、存储转换模块以及指令发射模块，指令发射模块用于，生成第一搬运指令和第二搬运指令；存储转换模块用于，根据第一搬运指令将向量运算的相关数据从内存模块搬运至第一缓冲区，以及根据第二搬运指令将向量运算的相关数据从第一缓冲区搬运至第二缓冲区。根据上述数据处理装置，在向量运算单元做运算时，可以降低对内存模块的访存次数，使得计算效率提高，进而提高神经网络加速器的整体性能。
- 数据包处理加速装置-202111482249.7
- 吕国正 - 瑞昱半导体股份有限公司
- 2021-12-07 - 2023-06-09 - G06F12/08
- 一种数据包处理加速装置包括中央处理器(CPU)、紧密耦合存储器(TCM)、缓冲区描述符(BD)预取电路以及BD写回电路。该BD预取电路读取存储器(DRAM)的一个接收BD环的接收BD，再将它们写入该TCM的接收数据包信息环；该BD预取电路还读取该DRAM的一个数据包缓冲区的接收表头数据，再将它们写入该接收数据包信息环。该CPU存取该TCM，以读取以及处理该接收BD与该接收表头数据，并产生传送BD与传送表头数据，然后将它们写入该TCM的传送数据包信息环。该BD写回电路读取该传送数据包信息环的该传送BD，再将它们写入该DRAM的传送BD环；该BD写回电路还读取该传送数据包信息环的该传送表头数据，再将它们写入数据包缓冲区。该CPU存取该TCM而非该DRAM，因此能够减少延迟。
- 存储器系统中的取消映射积压工作-202080103373.5
- 李华晨;张旭;王醒;王贯中;梁田;王军军 - 美光科技公司
- 2020-08-25 - 2023-05-23 - G06F12/08
- 描述了用于存储器系统中的取消映射积压工作的方法、系统和装置。存储器系统可配置成支持从主机系统接收取消映射命令，且将所述取消映射命令已处理(例如，经处置、经确认)的指示用信号发送到所述主机系统。响应于所述取消映射命令，所述存储器系统可继续进行各种取消映射操作，所述取消映射操作可包含在指示所述取消映射命令已处理之后取消映射相关联地址中的至少一些。举例来说，存储器系统可实施取消映射积压工作表以识别待取消映射的地址的区段(例如，在指示取消映射命令已处理之后)。所述存储器系统可支持取消映射操作(例如，后台取消映射操作)与其它存取操作(例如，读取操作、写入操作或其它存取操作)之间的优先级排序的各种方面。
- 分级存储器设备-202080059288.3
- V·S·拉梅什;A·科尔日;R·C·墨菲 - 美光科技公司
- 2020-08-13 - 2023-05-23 - G06F12/08
- 描述与分级存储器相关的系统、设备和方法。一种分级存储器系统，其可利用持久存储器以存储通常存储在非持久存储器中的数据。逻辑电路系统可配置成：确定存取持久存储器装置的请求对应于将数据从所述非持久存储器装置转移到所述持久存储器装置的操作；产生中断信号；以及致使将在可耦合到所述逻辑电路系统的主机上断言所述中断信号，作为将数据从所述非持久存储器装置转移到所述持久存储器装置的所述操作的部分。存取数据和控制消息可在存储器装置之间或存储器装置内传递，包括进出多路复用器和/或状态机。状态机可包括配置成传递出中断请求消息和接收中断请求消息的逻辑电路系统。
- 用于分层存储管理的基于事件的协调操作-202180056457.2
- 博志荒木;石本健志;三好浩之;安部敦 - 国际商业机器公司
- 2021-08-10 - 2023-05-16 - G06F12/08
- 一种用于在不影响系统性能的情况下自动协调HSM中的数据的方法，响应于将分层存储系统上的文件从主存储器迁移到一个或多个磁带驱动器，一个或多个文件迁移记录被记录在协调数据库中。响应于主存储器上的文件事件的发生，协调数据库中的一个或多个文件迁移记录被更新。响应于接收到卸载一个或多个磁带驱动器之一上的第一安装的磁带的命令，在第一安装的磁带上执行协调功能，其中协调功能用协调数据库中的一个或多个文件迁移记录更新第一安装的磁带。
- 缓存存储器-201611270538.X
- 哈肯·拉尔斯-约兰·佩尔松 - ARM 有限公司
- 2016-12-29 - 2023-05-16 - G06F12/08
- 提供了一种缓存存储器。一种缓存存储器(例如，转换后备缓冲器缓存16)，包括多个位存储电路块26，位存储电路块可以以第一模式操作或以第二模式操作，其中第一模式存储具有(被存储在标签存储器24中的)共享标签的多个共享标签数据，第二模式存储多个单独标签数据值和相应的单独标签。标签存储器中的标签条目包括针对以第一模式操作的给定块的共享标签值和针对以第二模式操作的给定块的复合值。复合值包括指示相应的单独标签的判决器值(例如根据单独标签计算的散列值或布隆过滤器值)，这样可以根据判决器值识别与单独标签的潜在匹配。
- 在针对写入集合中的轨道释放高速缓存资源之后获得用于对写入集合中的轨道的预期写入的高速缓存资源-202180057449.X
- B·彼得森;冯颂民;M·卡洛斯;M·克雷格 - 国际商业机器公司
- 2021-07-27 - 2023-05-09 - G06F12/08
- 提供了一种用于针对来自主机的对存储装置中的被缓存在高速缓存中的轨道的写入请求而预取高速缓存资源的计算机程序产品、系统和方法。在接收针对写入集合中的多个轨道的预期写入之前，释放为写入集合中的轨道保持的高速缓存资源。在释放高速缓存资源之后，获得用于写入集合中的轨道的高速缓存资源，以用于对写入集合中的轨道的预期写入请求。
- 共享预取指令和支持-202211032669.X
- C·休斯;Z·王;D·鲍姆;A·海内克;E·吉奥加纳斯;L·向;J·努兹曼;R·古普塔 - 英特尔公司
- 2022-08-26 - 2023-03-31 - G06F12/08
- 本申请公开了共享预取指令和支持。描述了用于共享数据预取的技术。用于共享数据预取的示例性指令包括：用于操作码的至少一个字段；用于源操作对象的至少一个字段，该源操作对象用于提供具有至少数据的字节的存储器地址，其中，操作码用于指示出电路要进行：在所提供的地址处从存储器取得包含利用源操作对象指定的字节的数据行，以及将该字节至少存储在请求方本地的缓存中，其中，该数据的字节用于按共享状态被存储。
- 用于维持非均匀计算装置中的数据一致性的方法和设备-201780032598.4
- 乔纳森·柯蒂斯·比尔德;温迪·埃尔萨瑟;斯蒂芬·迪斯特尔霍斯特 - ARM有限公司
- 2017-03-16 - 2023-03-07 - G06F12/08
- 数据处理设备包括具有第一处理单元的一个或多个主机处理器、具有第二处理单元的一个或多个缓存、具有第三处理单元的非缓存存储器以及能够操作用于在执行指令程序期间维持数据顺序的重排序缓冲器。指令调度器将指令路由到处理单元。由控制逻辑维持数据一致性，该控制逻辑阻止除了所选处理单元之外的处理单元对所选处理单元使用的数据位置的访问，直到从所述重排序缓冲器释放与所述数据位置相关联的数据。如果存储在缓存中的数据已经处于修改状态，则将该数据写入存储器，否则将状态设置为修改状态。存储器控制器可以用于限制对要在上面操作的存储器位置的访问。
- 缓存系统、方法和芯片-202080101477.2
- 张乾龙 - 华为技术有限公司
- 2020-07-30 - 2023-02-03 - G06F12/08
- 本申请实施例提供了一种缓存系统、方法和芯片，该缓存系统包括：缓存，缓存用于保存来自内存中的数据，缓存还保存有索引信息，索引信息用于索引所述缓存中所保存的数据；索引信息包括位置信息，位置信息用于指示缓存中用于保存索引信息所能索引到的数据在缓存中的位置。从而可以使得缓存中的页面保存的数据和索引页面中保存的数据的索引信息之间的存储位置解绑，提高缓存进行数据存储的灵活性，有利于提高缓存空间的利用率。
- 缓存系统、方法和芯片-202080101464.5
- 张乾龙 - 华为技术有限公司
- 2020-07-29 - 2023-01-31 - G06F12/08
- 本申请实施例提供了一种缓存系统、方法和芯片，该缓存系统包括：缓存，缓存用于保存来自内存中的数据，缓存中还保存有第一索引信息和第二索引信息；第一索引信息用于指示缓存中的第一页面保存的来自内存的第二页面中的数据；第二索引信息用于指示第一页面保存的来自内存的其他页面中的数据，本申请实施例所示的缓存系统可以提高数据传输效率和缓存利用率。
- 数据存储方法、系统及处理器-202080099773.3
- 徐伟;苏杰 - 华为技术有限公司
- 2020-05-30 - 2022-11-25 - G06F12/08
- 数据存储方法、系统及处理器数据存储方法、系统及处理器，涉及存储技术领域，能够提高数据写入速率和存储装置的性能。该方法包括：处理装置获取写请求(S601)，其中，写请求包括待写入的第一数据；处理装置根据第一数据的访问特征和业务需求中的至少一项，确定第一数据在当前时刻的第一类别(S602)；处理装置指示存储装置采用第一类型的存储单元存储第一数据(S603)，其中，第一类别表征第一数据对编程速率的需求，第一类型是根据第一类别确定的。
- 数据收发方法、处理器、电子设备和计算机系统-202210894156.3
- 邱昊楠;李强 - 阿里巴巴（中国）有限公司
- 2022-07-27 - 2022-11-01 - G06F12/08
- 本公开涉及计算机技术领域，具体涉及一种数据收发方法、处理器、电子设备和计算机系统，所述数据收发方法包括：在缓存中为指定线程分配指定缓存区域，所述指定线程用于通过网络收发数据，所述指定缓存区域用于缓存写入地址在指定缓冲区中的数据，所述指定缓冲区是所述指定线程在内存中建立的；接收写请求，所述写请求包括所述指定缓冲区中的写入地址和写入数据，所述写入数据包括所述指定线程要通过网络发送的数据或所述指定线程通过网络接收的数据；对于接收到的写请求，将所述写请求中的写入数据写入所述指定缓存区域中与所述写入地址相对应的地址。
- 信息处理装置和信息处理方法-202210041965.X
- 中原汐;吉川隆英 - 富士通株式会社
- 2022-01-14 - 2022-10-28 - G06F12/08
- 本发明公开了信息处理装置和信息处理方法，其中信息处理装置，包括：执行程序的处理器；第一缓存存储器；第二缓存存储器，其属于比第一缓存存储器的存储器层级低的存储器层级；确定单元，其基于指示当执行程序时在第二缓存存储器中访问的信息的虚拟地址的第一信息，确定指示待预提取的目标信息的虚拟地址的第二信息；以及预提取单元，其预提取目标信息并且将预提取的目标信息存储在第二缓存存储器中，其中，第二缓存存储器包括转换单元，该转换单元通过使用指示目标信息的物理地址与目标信息的虚拟地址之间的对应关系的对应信息将第二信息转换为指示目标信息的物理地址的第三信息，并且预提取单元使用第三信息来预提取目标信息。
- 一种自适应分类重用距离来捕捉热数据的缓存方法-201810748365.0
- 邓玉辉;艾亮 - 暨南大学
- 2018-07-10 - 2022-10-21 - G06F12/08
- 本发明公开了一种自适应分类重用距离来捕捉热数据的缓存方法，针对计算机存储领域的缓存策略问题。由于传统的缓存策略方案大多仅考虑数据所反映的新进度(Recency)或频率这两个特性，无法更深层次地捕捉到数据访问所反映的模式特征，加之算法本身不具备有针对捕捉到的数据特征变化而做出自适应调节的能力，因此可能导致了策略的数据命中率和稳定性不高的现象。针对这一问题，本缓存方法通过利用数据的重用距离特征和缓存替换的元数据历史信息来深度挖掘数据访问模式的特征，并以一种自适应的方式处理这种热数据识别和缓存时间分配的过程，从而达到提升算法命中率的目的。
- 一种基于串联方式的芯片组件的地址分配方法及系统-202210535936.9
- 包兴刚 - 上海亿家芯集成电路设计有限公司
- 2022-05-17 - 2022-08-30 - G06F12/08
- 本发明公开了一种基于串联方式的芯片组件的地址分配方法及系统，方法包括：向芯片组件发送地址分配指令，其中，芯片组件包括一主控芯片和若干从芯片，且主控芯片与从芯片以及相邻从芯片通过串联方式通信连接，主控芯片接收地址分配指令，并依次为从芯片分配芯片地址，利用本发明实施例，它能够通过串联方式进行芯片地址分配，实现整个芯片组件地址的自动分配，可以降低硬件的复杂度。
- 有效避免行高速缓存器未命中-201980103441.5
- 魏猛;张士博;熊涛 - 美光科技公司
- 2019-12-23 - 2022-08-23 - G06F12/08
- 描述了一种系统，其包含行高速缓存器；存储器装置；以及处理装置，其执行固件以检测所接收事件位于事件列表中，其中存储于所述事件列表中的事件与关键函数相关联，所述关键函数每阈值天数发生不超过一次且在15微秒与预定数目的数百毫秒之间之后超时。所述固件进一步用以启用对所述行高速缓存器的存取，且执行出自所述行高速缓存器的始终加载区域的与所述所接收事件相关联的关键函数。
- 缓存存储器和分配写操作的方法-201980101851.6
- 朱桂杰;夏晶;信恒超 - 华为技术有限公司
- 2019-11-29 - 2022-06-10 - G06F12/08
- 本申请实施例公开了缓存存储器和分配写操作的方法，涉及存储技术领域，能够减小对SW采用静态的策略控制写分配或写不分配造成的缓存性能下降的影响。该缓存存储器包括：探测器，用于从接收的写操作中探测到目标写操作流，目标写操作流中所包含的多个写操作的地址具有规律性，目标写操作流是指对全修改缓存行进行的写操作；寄存器，用于存储至少一个历史写操作流的信息，至少一个历史写操作流用于指示目标写操作流之前的写操作流；仲裁器，用于根据历史写操作流的信息确定是否为目标写操作流分配缓存行。本申请实施例用于确定是否为写操作流分配缓存行。
- 为加速器取回数据的方法和系统-202080072816.9
- 顾永斌;李鹏程;张涛 - 阿里巴巴集团控股有限公司
- 2020-10-30 - 2022-06-10 - G06F12/08
- 公开了一种加速器取回数据的方法、系统和非暂时性计算机可读介质。方法包括：检测对未存储在加速器的主存储单元上的第一数据页的访问尝试，第一数据页对应于具有多个维度的阵列的一部分；和响应于检测到对第一数据页的访问尝试：通过以下操作将阵列划分为子阵列：将阵列划分为多个第1级子阵列，以及将第1级子阵列划分为多个第2级子阵列，其中，第1级子阵列包含第一数据页；选择用于预取的页，其中，选择用于预取的页包括：如果第一第2级子阵列满足页访问量条件，则选择第一第2级子阵列中的所有页用于预取，其中，第一第2级子阵列包含第一数据页；和将第一数据页和被选中用于预取的任何数据页从连接到加速器的存储系统传输到主存储单元。
- 两级存储器全行写入-201810018846.6
- R·G·布兰肯希普;J·D·张伯伦;Y-C·刘;V·吉塔 - 英特尔公司
- 2016-02-26 - 2022-05-31 - G06F12/08
- 存储器控制器接收存储器无效请求，该存储器无效请求引用在具有远存储器和近存储器的两级系统存储器拓扑中的远存储器的行，识别近存储器的与该行对应的地址，并且在该地址处读取数据以确定在近存储器中是否存在该行的副本。如果该地址的数据包含远存储器的另一行的副本并且该另一行的该副本是“脏的”，则该数据将被转储清除到远存储器。发送针对存储器无效请求的“完成”，以指示一致性代理被授予对该行的独占访问权限。通过独占访问，将修改该行以生成该行的修改版本，并且将使用该行的修改版本重写近存储器的该地址。
- 具有多级多步的直接存储器存取架构-202080071556.3
- 马克·威廉·戈特朔;马修·威廉·艾席克莱夫;托马斯·诺里;奥利弗·爱德华·鲍恩 - 谷歌有限责任公司
- 2020-11-30 - 2022-05-27 - G06F12/08
- 描述了能够执行多级多步并且并行地确定多个存储器地址的DMA架构。在一个方面，DMA系统包括一个或多个硬件DMA线程。每个DMA线程包括请求生成器，所述请求生成器被配置为在每个并行存储器地址计算周期期间并行地生成针对多维张量的m个存储器地址，并且针对每个地址生成对存储器系统执行存储器操作的相应请求。请求生成器包括m个存储器地址单元，每个存储器地址单元包括步长跟踪器，该步长跟踪器被配置为针对张量的每个维度生成针对该维度的相应步长索引值，并且基于相应步长索引值生成针对该维度的相应步幅偏移值。每个存储器地址单元包括存储器地址计算元件，该存储器地址计算元件被配置为生成针对张量元素的存储器地址并且发送执行存储器操作的请求。
- 一种缓存数据的刷盘方法及装置-202011315134.4
- 尹慧钰 - 新华三大数据技术有限公司
- 2020-11-20 - 2022-03-29 - G06F12/08
- 本发明公开了一种缓存数据的刷盘方法及装置，方法包括：当缓存中的脏数据水位超过刷盘水位时，将缓存中的pg写入刷盘队列；从刷盘队列的队头选取一pg，根据可用刷盘配额为该pg分配刷盘配额；分配的刷盘配额小于磁盘的最大刷盘配额；根据分配的刷盘配额将该pg中的脏数据下刷到磁盘，在该pg中的脏数据水位超过刷盘水位时，将该pg的标识再次写入刷盘队列的队尾；若刷盘队列不为空，则执行从刷盘队列的队头选取一个pg的标识的步骤。由于为pg分配的刷盘配额小于磁盘的最大刷盘配额，保证其他pg也可分到配额，保证多个pg同时刷盘。每个pg经一次刷盘后，如果脏数据还多，将pg写入刷盘队列的队尾，因此可实现轮询刷盘，整体刷盘性能好。
- 从板地址识别装置-202122152976.9
- 刘晓波;黄枭凯;李富民;丛聪;潘林 - 潍柴动力股份有限公司;潍坊潍柴动力科技有限责任公司
- 2021-09-07 - 2022-03-01 - G06F12/08
- 本申请提供一种从板地址识别装置，包括：主板以及至少两个从板，主板和至少两个从板依次串联连接。其中，主板包括用于输出恒定电压的电源模块，从板包括分压模块、电压采集模块以及地址识别模块。本申请的从板地址识别装置，在每个从板中设置分压模块，可以基于主板的电源模块输出的恒定电压进行分压，从而地址识别模块可以根据电压采集模块采集到的不同电压值进行地址识别。由于每个从板可以同时进行地址识别，因此有效减少了从板地址识别的时间，从而提高了工作效率和使用体验。
- 一种缓存数据的方法和装置-202011043320.7
- 王秋晓 - 北京京东振世信息技术有限公司
- 2020-09-28 - 2021-12-10 - G06F12/08
- 本发明公开了一种缓存数据的方法和装置，涉及计算机技术领域。该方法的一具体实施方式包括：接收并解析业务请求，得到业务编码和请求内容参数；根据所述业务编码和所述请求内容参数，从缓存中获取业务数据或者通过调用所述业务编码对应的接口逻辑以获取业务数据，并返回所述业务数据；根据所述业务请求和所述业务请求的处理时长生成消息，通过消费所述消息获得所述业务请求在预设时间窗口内的请求量和/或平均处理时长；判断所述业务请求在预设时间窗口内的请求量和/或平均处理时长是否满足预设业务规则，若是，则异步调用所述业务编码对应的接口逻辑以获取业务数据，并将所述业务数据存储到所述缓存中。该实施方式能够解决现有技术只能静态地实现缓存的技术问题。
- 具有高速缓存模式的DRAM部件的系统应用-202080022330.4
- F·韦尔;T·沃吉尔桑;M·米勒;C·威廉姆斯 - 拉姆伯斯公司
- 2020-03-16 - 2021-11-02 - G06F12/08
- 公开了一种存储器系统，该存储器系统具有存储器控制器并且可以具有存储器部件。存储器部件可以是动态随机存取存储器(DRAM)。存储器控制器可连接到存储器部件。存储器部件具有至少一个数据行和至少一个标签行，该至少一个标签行与该至少一个数据行不同并且与该至少一个数据行相关联。存储器系统用于实现具有多个通路来保持数据组的高速缓存。存储器控制器可在多个操作模式中的每个操作模式下操作。这些操作模式包括第一操作模式和第二操作模式。第一操作模式和第二操作模式具有用于访问数据组的不同寻址和时序。存储器控制器具有发送高速缓存读取命令的高速缓存读取逻辑、从存储器部件接收响应的高速缓存结果逻辑、以及高速缓存提取逻辑。
- 一种基于OWGA内存缓存的海量遥感瓦片数据快速发布方法-201610527094.7
- 余涛;赵亚萌;苏焕焕;臧文乾;黄祥志;王栋 - 北京四维新世纪信息技术有限公司
- 2016-07-07 - 2021-08-31 - G06F12/08
- 本发明公开了一种基于OWGA内存缓存的海量遥感瓦片数据快速发布方法。该方法同时兼顾瓦片数据的访问时间、访问频率和键值三个属性，根据请求目标瓦片的访问时间和访问频率来构建其OWGA算子，键值作为瓦片的唯一标识，由瓦片的层级、行号、列号组合而成。在内存中采用Map瓦片键值，瓦片对象链表对瓦片对象进行管理，优先按照瓦片对象的OWGA值进行降序排序，后按照键值进行升序排序，以实现将客户端最近频繁请求的且高分辨率的瓦片数据一直保存在内存中，减少耗时的文件I/O操作；同时提出将请求目标瓦片临近的几张瓦片预先加载到内存缓存中的策略，达到预判客户端请求的目的，进一步提高缓存命中率，提高发布服务器的响应速度。
- 专利分类
