[发明专利]异构高度逻辑单元架构在审
| 申请号： | 202180063898.5 | 申请日： | 2021-07-28 |
| 公开（公告）号： | CN116194924A | 公开（公告）日： | 2023-05-30 |
| 发明（设计）人： | H·利姆;V·宝娜帕里;F·旺;康相赫 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F30/394 | 分类号： | G06F30/394 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 张宁 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
MOS IC包括相邻的晶体管逻辑的第一集合和晶体管逻辑的第二集合，每一者包括在第一方向上以相同的栅极间距延伸的共线栅极互连。晶体管逻辑的第一集合具有第一单元高度h |
||
| 搜索关键词： | 高度 逻辑 单元 架构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202180063898.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 集成电路中的无通道平面规划-202180069017.0
- V·K·拉克什米帕蒂;V·萨纳卡;B·苏里亚莫蒂;M·克利什那帕;P·K·帕蒂班纳 - 高通股份有限公司
- 2021-09-14 - 2023-06-23 - G06F30/394
- 各种实施例可以包括集成电路(IC)和用于设计诸如片上系统(SOC)等集成电路(200)的方法。实施例包括用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。实施例可以包括覆盖硬宏(210)，该覆盖硬宏支持路由和通信设计，而不需要功能硬宏(诸如SOC的核)之间的专用通信通道。各种实施例可以包括一种IC，其中一个或多个互连硬宏和连接第一功能硬宏、第二功能硬宏和一个或多个互连硬宏的导线位于第三功能硬宏内。在一些实施例中，在第一功能硬宏、第二功能硬宏和第三功能硬宏之间可以不存在通信通道。
- 异构高度逻辑单元架构-202180063898.5
- H·利姆;V·宝娜帕里;F·旺;康相赫 - 高通股份有限公司
- 2021-07-28 - 2023-05-30 - G06F30/394
- MOS IC包括相邻的晶体管逻辑的第一集合和晶体管逻辑的第二集合，每一者包括在第一方向上以相同的栅极间距延伸的共线栅极互连。晶体管逻辑的第一集合具有第一单元高度h
- 用于将电路设计集成的方法和系统-202080032599.0
- 纳米特·瓦尔马;希里什·贾瓦莱 - 阿和罗尼克斯半导体公司
- 2020-03-20 - 2023-04-14 - G06F30/394
- 高级时序模式具有源于主专用集成电路(ASIC)并且终止于嵌入式现场可编程门阵列(FPGA)内的寄存器处的路径，从而将接口集群寄存器旁路。终止寄存器可以存在于主ASIC与嵌入式FPGA之间的边界处或者嵌入式FPGA的内部深处。在具有内部发散的时钟主干输入的时序场景中，通过时钟主干将来自主ASIC中的锁相环(PLL)的时钟输出驱动至嵌入式FPGA中，并且从该嵌入式FPGA发散至接口集群寄存器和ASIC边界中。除了时钟发散在时钟进入嵌入式FPGA主干之前出现之外，具有外部发散的时钟主干输入的时序场景与内部发散场景类似。在边界时钟输入场景中，PLL驱动主ASIC和嵌入式FPGA接口集群两者。
- 布局方法及管理系统-202080079080.8
- 井上圣子;中里谅;福留贵浩 - 株式会社半导体能源研究所
- 2020-11-04 - 2022-07-15 - G06F30/394
- 提供一种新颖的电路的布局方法。本发明是一种布局方法，包括如下步骤：在包括第一端子、第二端子、第三端子、第四端子、第一布线及第二布线的电路中，生成通过第一布线连接第一端子和第三端子的布局的步骤；生成通过第二布线连接第二端子和第四端子的布局的步骤、计算出第一布线的第一布线电阻的步骤；计算出第二布线的第二布线电阻的步骤；以及以使第一布线电阻和第二布线电阻相等的方式自动生成电路的第一布线和第二布线的布局的步骤。
- 布线布局设计方法、程序及记录媒体-202080018248.4
- 幸村雄介 - 株式会社半导体能源研究所
- 2020-03-09 - 2021-10-15 - G06F30/394
- 提供一种新颖的布线布局的设计方法。使用布局信息、网表生成电连接始点端子群与终点端子群的布线布局。在布线布局满足设计规则时，抽出布线布局的布线电阻和寄生电容。使用Q学习更新布局信息，生成新的布线布局。在Q学习中，当布线电阻值和寄生电容值减少时给予正奖励，根据奖励更新神经网络的权重。在新的布线布局满足设计规则时，抽出新的布线布局的布线电阻和寄生电容。在布线电阻和寄生电容的变化率较大时，使用Q学习更新布局信息。
- 专利分类
