[发明专利]数据处理方法和装置在审
| 申请号： | 202210321960.2 | 申请日： | 2022-03-30 |
| 公开（公告）号： | CN116932422A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 高峰 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | G06F12/0831 | 分类号： | G06F12/0831;G06F21/60;G06F21/62 |
| 代理公司： | 北京润泽恒知识产权代理有限公司 11319 | 代理人： | 王洪 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本申请实施例公开了数据处理方法和装置，涉及存储技术领域，能够降低数据加密操作的内存访问次数。该方法包括：首先接收存储设备发送的DMA读请求，所述DMA读请求用于指示读取第一数据。然后根据所述DMA读请求确定目标内存地址和所述第一数据的加密控制信息，所述加密控制信息包括第一索引、LBA、安全秘钥索引和加密开关信息。根据所述目标内存地址读取所述第一数据。根据所述加密控制信息进行第一操作或第二操作，所述第一操作包括对所述第一数据进行加密生成第二数据并将所述第二数据发送给所述存储设备，所述第二操作包括将所述第一数据发送给所述存储设备。 | ||
| 搜索关键词： | 数据处理 方法 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210321960.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 数据处理方法和装置-202210321960.2
- 高峰 - 华为技术有限公司
- 2022-03-30 - 2023-10-24 - G06F12/0831
- 本申请实施例公开了数据处理方法和装置，涉及存储技术领域，能够降低数据加密操作的内存访问次数。该方法包括：首先接收存储设备发送的DMA读请求，所述DMA读请求用于指示读取第一数据。然后根据所述DMA读请求确定目标内存地址和所述第一数据的加密控制信息，所述加密控制信息包括第一索引、LBA、安全秘钥索引和加密开关信息。根据所述目标内存地址读取所述第一数据。根据所述加密控制信息进行第一操作或第二操作，所述第一操作包括对所述第一数据进行加密生成第二数据并将所述第二数据发送给所述存储设备，所述第二操作包括将所述第一数据发送给所述存储设备。
- 一种缓存访问方法、装置、存储介质及电子设备-202311156117.4
- 高军;郭丽丽;赵天磊;丁哲;薛洪波 - 飞腾信息技术有限公司;飞腾技术（广州）有限公司
- 2023-09-08 - 2023-10-20 - G06F12/0831
- 本申请提出一种缓存访问方法、装置、存储介质及电子设备，应用于处理核中的访存执行部件，处理核还包括第二唤醒总线、第二结果总线、一级缓存以及二级缓存，包括：在获取到第一类加载指令时，控制第二唤醒总线、第二结果总线与二级缓存流水线执行第一类加载指令；第一类加载指令为携带目标标识的加载指令，目标标识表示第一类加载指令未命中一级缓存。新增加一组不和一级缓存的端口资源耦合的第二唤醒总线和第二结果总线，用来处理携带目标标识的第一类加载指令。将加载指令需要的资源解耦，减少了第一类加载指令对一级缓存的端口的多次占用，将一级缓存的端口资源释放给其他有需要访问一级缓存的端口进而增加访存执行部件的有效带宽。
- 从非易失性存储器缓存数据-201710212045.9
- 格利里·基斯;加博尔·莫里斯;曼·张·约瑟夫·耀 - ARM有限公司;安谋科技（中国）有限公司
- 2017-03-31 - 2023-10-20 - G06F12/0831
- 本公开涉及从非易失性存储器缓存数据。数据处理系统(2)包括互连电路(10)，该互连电路在包括处理器(4)、调试电路(6)、和DMA单元(8)的一个或多个事务主设备与包括非易失性存储器(12)、DRAM存储器(18)、和I/O接口(20)的一个或多个事务从设备之间提供多个存储器事务路径。在互连电路(10)和非易失性存储器(12)之间提供缓存(26)。缓存(26)可以是两路组关联缓存。缓存(26)可以用作只读缓存。缓存未命中将导致包括被遗漏的目标数据的缓存行的行填充。如果针对缓存(26)启用预取并且事务正尝试读取程序指令，则可执行预取操作，其中在缓存未命中时，另外的连续缓存行的数据也被获取到缓存(26)中。
- 数据读写方法、处理器芯片及计算机设备-202010642465.2
- 刘君 - OPPO广东移动通信有限公司
- 2020-07-06 - 2023-09-19 - G06F12/0831
- 本申请实施例公开了一种数据读写方法、处理器芯片及计算机设备，属于芯片技术领域。处理器芯片包括：至少两个处理器核心、各个处理器核心对应的处理器缓存、牺牲缓存、互联总线以及片外接口；片外接口与互联总线电性相连；互联总线分别与各个处理器缓存电性相连，且互联总线与牺牲缓存电性相连；各个处理器缓存与各自对应的处理器核心电性相连，且各个处理器缓存与牺牲缓存电性相连；各个处理器核心与牺牲缓存电性相连；其中，牺牲缓存用于存储处于共享状态的缓存块。本申请实施例提供的处理器芯片能够避免不同处理器核心对同一共享缓存块中不同地址进行写操作时造成的缓存伪共享问题，提高了处理器芯片的处理器性能。
- 一种提升缓存带宽的方法、装置、设备及存储介质-202310587200.0
- 施葹;刘扬帆;徐越;苟鹏飞;陆泳;王贺 - 合芯科技有限公司;上海合芯数字科技有限公司
- 2023-05-23 - 2023-09-05 - G06F12/0831
- 本申请属于缓存技术领域，公开了一种提升缓存带宽的方法、装置、设备及存储介质，该方法应用于缓存微结构中，该方法包括：步骤S1，接收新请求，并获取新请求的命中情况；步骤S2，基于命中情况和新请求确定执行条件；步骤S3，将新请求与缓存微结构中的旧请求进行地址对比，得到对比结果；若对比结果满足执行条件，则执行新请求。本申请可以提高缓存的并行处理能力，使得每个请求从进入缓存到被分发到并行处理状态机中执行的延时更小、单位时间内工作的并行处理状态机的个数更多，从而提升缓存整体的带宽和吞吐量。
- 一种应用于多控存储系统的缓存同步系统及方法-202011003758.2
- 马连志;陕振;李淑媛 - 北京计算机技术及应用研究所
- 2020-09-22 - 2023-07-28 - G06F12/0831
- 本发明涉及一种应用于多控存储系统的缓存同步系统及方法，属于计算机信息存储技术领域。本发明设计的多控存储系统中的控制器间采用分层同步的方式进行缓存同步，先执行控制器组间主控制器缓存同步，再执行控制器组内的主从控制器缓存同步。控制器组间采用强一致性同步，保证各控制器组保存有最新的缓存数据；控制器组内采用类最终一致性同步，避免采用强一致性同步带来的高延迟。采用控制器组间和控制器组内缓存分层同步，各个控制器组内可并行进行缓存同步降低了多控存储系统内部共享总线的负载，并且降低了所有控制器都执行强一致性同步导致的高延迟，提升存储系统整体性能。
- 电子装置的操作方法-202211030985.3
- 赵仁顺 - 三星电子株式会社
- 2022-08-26 - 2023-06-02 - G06F12/0831
- 公开了一种电子装置的操作方法，所述电子装置包括处理器和存储器，所述方法包括：在第一偏置模式下，在没有外部主机装置的控制的情况下使用处理器访问存储器；当第一偏置模式结束时，从处理器向外部主机装置发送存储器的信息；以及在第二偏置模式下，在外部主机装置的控制下使用处理器访问存储器。
- 针对高速缓存的数据处理方法及相关元件、设备、系统-201711224355.9
- 兰可嘉;程永波;李瑛 - 华为技术有限公司
- 2017-11-28 - 2023-05-09 - G06F12/0831
- 本发明实施例公开了一种针对高速缓存数据处理方法及相关元件、设备、系统，该方法包括：内存控制器接收第一缓存控制器代理第一缓存行发送的第一请求，并广播针对第一请求的第一侦听指令；在未发送针对第一请求的第一响应数据的情况下，接收第二缓存控制器代理第二缓存行发送的与第一请求相冲突的第二请求，暂停对第二请求的响应；在已接收到第二缓存控制器发送的第二请求且未发送针对第二请求的第二响应数据的情况下，接收第二缓存控制器发送的针对第一侦听指令的冲突报文，向第一缓存控制器发送针对第一请求的第一响应数据，采用本发明实施例，可避免数据冲突，维护数据的一致性。
- 从数据流到DMA配置的映射方法与装置、存储介质和DLA-202211517576.6
- 潘佳诚;孙铁力;张亚林 - 上海燧原科技有限公司
- 2022-11-29 - 2023-04-25 - G06F12/0831
- 本发明公开了一种从数据流到DMA配置的映射方法与装置、存储介质和DLA。方法包括：确定第N级数据流中的扫描方法是否符合DMA硬件所限制的访存，以及检查第N级数据流中的同步描述是否符合DMA硬件所限制的同步。若符合DMA硬件所限制的访存且符合DMA硬件所限制的同步，则检查第N级数据流中的扫描描述是否符合DMA硬件所限制的规格。若不符合DMA硬件所限制的规格，则根据扫描描述将第N级数据流拆分为至少两个第N+1级数据流；若符合DMA硬件所限制的规格，则根据第N级数据流的描述和DMA硬件的接口信息，向DMA硬件输出DMA硬件所限制的带有W次重复执行次数的DMA配置。据此，提高了计算核心的利用率，从而使DLA获得了性能的提升和功耗的降低。
- 一种数据处理方法及其装置-201811289646.0
- 陈善佩;邢万里 - 阿里巴巴集团控股有限公司
- 2018-10-31 - 2023-04-18 - G06F12/0831
- 本申请公开了一种数据处理方法及其装置。所述方法包括：确定在执行渲染操作的处理器中横跨两个高速缓存数据线的锁定操作的数量；判断所述数量是否大于预定阈值；根据判断结果，调整所述处理器的运行频率。采用本申请，可通过调整所述处理器的运行频率来控制横跨两个高速缓存数据线的锁定操作的数量，提高了渲染速度，降低了处理器的访问延迟。
- 一种APS切换方法、装置、电子设备及计算机可读存储介质-202211709147.9
- 胥平春;张思渊;孟忠伟 - 苏州盛科科技有限公司
- 2022-12-29 - 2023-04-11 - G06F12/0831
- 本申请提出一种APS切换方法、装置、电子设备及计算机可读存储介质，由于由CPU修改内存中的第一APS组表项，对于10K的APS组表项修改，常规CPU的性能上可以确保这个操作耗时在10m以内。进而对于交换芯片的第二APS组表项读写，均由DMA控制器完成，DMA无需CPU I/O操作，耗时很短。进而10K的APS倒换可以控制在10ms左右。同时，该方案可以针对一个APS组、多个不连续的APS组或连续的APS组等不同场景，从而提高了场景的适配性。
- 一种数据传输的方法、装置、计算机设备和存储介质-202211515051.9
- 涂少波;龙政方;朱乾勇;韩波;邓凌天;陈建伟 - 成都赛力斯科技有限公司
- 2022-11-29 - 2023-02-28 - G06F12/0831
- 本申请涉及一种数据传输的方法、装置、计算机设备和存储介质。所述方法包括：获取数据传输端口的工作状态，并根据工作状态获得待传输数据；将待传输数据存储于虚拟内存中，其中，虚拟内存通过内核空间的物理内存映射至相应的用户空间获得；从虚拟内存中获得待传输数据并发送，以使数据传输端口接收待传输数据。采用本方法能够降低资源消耗，从而提高系统性能。
- 一种数据缓存和上传装置及数据缓存和上传方法-202011490666.1
- 栗永强;刘敏;王群;王俊生;黄从开;骆光馨;刘振洗;张黎明;张郑洪 - 中国电子科技集团公司第四十一研究所
- 2020-12-17 - 2022-12-20 - G06F12/0831
- 本发明公开了一种数据缓存和上传装置及数据缓存和上传方法，属于数据采集处理领域，本发明通过在FPGA中设计FIFO控制器、DDR4控制器、多包控制机制、DMA传输控制单元等电路，实现了高速大数据的缓存和上传，硬件电路设计简单，可移植性强，可重构性强，满足大数据传输的要求。FIFO控制器用来实现数据的缓存和上传，DDR4控制器用来实现DDR4存储器的控制和多用户访问控制，多包控制机制控制上传数据的长度和包数，以及上传数据长度的校验功能。
- 基于RDMA的内存使用方法、系统、电子设备和存储介质-202211108825.6
- 黄勇平;王熙 - 深圳云豹智能有限公司
- 2022-09-13 - 2022-12-13 - G06F12/0831
- 本申请涉及一种基于RDMA的内存使用方法、系统、电子设备和存储介质。该方法包括：第一RDMA设备接收并解析对端的第二RDMA设备发送的报文，获得待写入的目标数据，确定所述目标数据待写入至的虚拟地址；第一RDMA设备通信连接于本端计算机设备；第一RDMA设备从物理地址池中获取目标物理地址；物理地址池是本端计算机设备预先在第一RDMA设备中建立的；物理地址池中的物理地址用于指向本端计算机设备的内存中的物理页面；第一RDMA设备将目标数据写入目标物理地址所指向的目标物理页面中，并向本端计算机设备的内存中写入命令完成信息；其中，命令完成信息用于指示本端计算机设备将目标物理地址与虚拟地址绑定，以锁定目标物理页面。采用本方法能提高内存空间利用率。
- 一种基于ZYNQ芯片的数据存储及传输系统-202210336703.6
- 李继锋;李晃;朱文明;姚碧馨;贺润国 - 扬州宇安电子科技有限公司
- 2022-04-01 - 2022-11-25 - G06F12/0831
- 本发明公开一种基于ZYNQ芯片的数据存储及传输系统，包括上位机和基于ZYNQ开发板的主控设备，主控设备包括显控交互模块、内部通信模块和核心处理模块；内部通信模块通过网络接口分别与显控交互模块和核心处理模块进行通信，核心处理模块由上位机控制，通过内部通信模块与外部通信设备实现通信，并对接收到的数据进行处理、数据连续存储和工作日志存储，显控交互模块通过内部通信模块接收核心处理模块的运行状态、工作日志和相应数据。本发明技术方案提供一种高速大容量的传输方式，解决了现有雷达系统中的数据传输及日志存储后期回放的问题。
- 缓冲存储器中的推测性读-201810200618.0
- B.S.莫里斯;B.纳尔;R.G.布兰肯希普;Y-C.刘 - 英特尔公司
- 2015-11-26 - 2022-11-01 - G06F12/0831
- 本公开的发明名称是“缓冲存储器中的推测性读”。通过缓冲存储器访问链路从主机装置接收对与特定地址关联的数据的推测性读请求。对该数据的读请求被发送到存储器装置。响应该读请求，从存储器装置接收该数据，并且将接收的数据作为对于推测性读请求后接收的需求读请求的响应发送到主机装置。
- 用于管理软件定义的永久性存储器的系统及方法-201911080129.7
- 杨渊智 - 创义达科技股份有限公司
- 2019-11-06 - 2022-06-21 - G06F12/0831
- 一种用于管理软件定义的永久性存储器的系统。中央处理单元和外围组件互连高速交换机在与主机装置互动时仿真永久性存储器控制器。中央处理单元和外围组件互连高速交换机从主机装置接收指令，且基于指令将写入数据永久地存储在一或多个非易失性存储器快速固态驱动器中或从一或多个非易失性存储器快速固态驱动器检索读取数据，且使用随机存取存储器的至少一部分作为高速缓存以暂时地存储来自一或多个非易失性存储器快速固态驱动器的读取数据或意图永久地存储在一或多个非易失性存储器快速固态驱动器中的写入数据中的至少一个。
- 一种Cache RAM与Retention RAM数据高速交换架构及其方法-202010117748.5
- 杨友才;张林;边海勃 - 大唐半导体科技有限公司
- 2020-02-25 - 2022-05-17 - G06F12/0831
- 本发明公开了一种Cache RAM与Retention RAM数据高速交换架构及其方法，该架构包括：Cache模块包括Cache RAM，用于对数据进行缓存；Retention RAM，用于在系统休眠时，进行数据的缓存；数据交换控制器包括第一RAM端口和第二RAM端口；第一RAM端口与Cache RAM相连，用于实现数据交换控制器与CacheRAM之间的数据传输；第二RAM端口与Retention RAM相连，用于实现数据交换控制器与Retention RAM间的数据传输。该方法包括：数据从Cache RAM换出时：数据交换控制器发起对Cache RAM进行读操作，数据依次通过第一RAM端口和第二RAM端口输入Retention RAM中；数据换入Cache RAM时：数据交换控制器发起对Retention RAM进行读操作，数据依次通过第二RAM端口和第一RAM端口输入Cache RAM中。本发明显著提高了数据传输效率，提高了系统性能用户体验。
- 一种基于提前更新的数据一致性实现方法-202010210475.9
- 顾晓峰;李青青;虞致国;魏敬和 - 江南大学
- 2020-03-24 - 2022-04-29 - G06F12/0831
- 本发明公开了一种基于提前更新的数据一致性实现方法，属于集成电路技术领域。所述方法包括通过为每个L1 DCache和其他各级Cache的Cacheline增设一个计数器，记录含脏数据副本的Cacheline的访问情况，从而在存储器空闲的时候就将Cache中的含有脏数据的数据副本提前更新至下一层存储器，而不是等到DMA传输数据前才刷新Cache，从而缓解了DMA传输数据前的Cache刷新操作带来的延时问题，充分调动存储器，提高了DMA传输系统的效率。
- 多副本非原子写的存储序同步操作实现方法与实现装置-202111497698.9
- 夏军;晏小波;蔡学武;霍泊帆;陈锞;陈杨阳 - 南湖实验室
- 2021-12-09 - 2022-03-11 - G06F12/0831
- 本发明公开了一种多副本非原子写的存储序同步操作实现方法与实现装置，包括采用非原子写实现方式的微处理器架构，微处理器架构包括若干Cache代理、若干目录代理和若干IO代理，若干Cache代理通过片上互联网络连接于若干目录代理和若干IO代理，片上互联网络具有至少三个消息通道供Cache一致性协议使用，若干Cache代理通过若干用于实现强同步的同步处理模块连接于片上互联网络，每个Cache代理对应一个同步处理模块。本发明能确保在硬件线程的强同步指令执行完成之时，前面发出的读写操作都已真正执行完毕，从而解决了Non‑MCAW的强同步语义实现问题，在Non‑MCAW基础上实现强同步，保持Non‑MCAW实现的微处理架构的优势，能够有效简化硬件设计。
- 基于加解锁访问机制的异构处理器数据读取装置及方法-202111471892.X
- 黑闰山;胡文翔;杨光;马斌 - 中国航空工业集团公司西安飞行自动控制研究所
- 2021-12-03 - 2022-03-04 - G06F12/0831
- 本发明属于飞行器控制技术领域，公开了一种基于加解锁访问机制的异构处理器数据读取装置及方法，包括：第一处理器、第二处理器和总线接口处理单元；第一处理器、第二处理器为异构处理器；总线接口处理单元至少包含两个FPGA控制器，记为第一FPGA控制器和第二FPGA控制器；第一FPGA控制器内设置有双数据缓存器；第一处理器与第一FPGA控制器通过并行总线双向连接；第二处理器与第二FPGA控制器通过并行总线双向连接；第一FPGA控制器和第二FPGA控制器通过并行总线双向连接，以解决现有异构处理器平台无法同时获取相同总线输入的问题。
- 一种内存扩展方法、装置、设备及存储介质-202210002685.8
- 董培强;刘铁军;张晶威 - 苏州浪潮智能科技有限公司
- 2022-01-05 - 2022-02-08 - G06F12/0831
- 本申请公开了一种内存扩展方法、装置、设备及存储介质。该方法包括：通过CXL协议与CPU建立通信连接，以便所述CPU对应的第一缓存一致性管理器通过所述CXL协议配置所述内存扩展卡对应的缓存地址信息；获取所述CPU发送的第一访问请求，根据所述第一访问请求通过本地的第二缓存一致性管理器执行所述CPU对本地缓存的访问操作；其中，所述本地缓存为基于所述内存扩展卡的存储器和寄存器扩展得到的缓存；向所述CPU发送第二访问请求，若所述第二访问请求对应的地址空间被映射到所述CPU的缓存中，则通过所述第二缓存一致性管理器，根据所述第一缓存一致性管理器发送的与所述第二访问请求对应的访问指令访问所述本地缓存。能够实现低延迟、一致性内存扩展。
- 一种CPU互联总线架构及电子设备-202111584779.2
- 王骞;周玉龙;刘同强 - 苏州浪潮智能科技有限公司
- 2021-12-23 - 2022-01-21 - G06F12/0831
- 本申请公开了一种CPU互联总线架构及电子设备。本申请提供了一种支持缓存一致性的通用CPU互联总线架构，包括：应用层、缓存一致性层、数据链路层和物理层。其中，缓存一致性层能够针对某一操作访问的数据地址进行数据状态标记，从而可使发起操作的CPU知晓自己要访问的数据是什么状态，从而明确该数据是可以直接用，还是需要去别处获取最新的，从而使各CPU共享内存、缓存，实现缓存一致性。同时，该CPU互联总线架构所包括的应用层、缓存一致性层、数据链路层和物理层均为通用设计，因此该CPU互联总线架构可以用于互联各种型号、厂商生产的CPU，具有一定的通用性。相应地，本申请提供的一种电子设备，也同样具有上述技术效果。
- 一种带状态监测的可配置一致性验证系统-201910848710.2
- 李峰;朱巍;吴珊;宁永波;菅陆田;谢军;刘佳季 - 无锡江南计算技术研究所
- 2019-09-09 - 2022-01-07 - G06F12/0831
- 本发明涉及芯片验证技术领域，具体涉及一种带状态监测的可配置一致性验证方法。本发明通过以下技术方案得以实现的：一种带状态监测的可配置一致性验证系统，包含片上网络以及片上网络连接的核组，每个所述核组包含核心、存储控制器和访存一致性处理部件；所述核心用于生成与发送激励；所述访存一致性处理部件接收来自所述核心发送来的激励并从所述存储控制器中取得结果返还至所述核心；所述核心还用于对所述结果进行验证；还包含动态监测模块。本发明的目的是提供一种带状态监测的可配置一致性验证方法，不仅能快速灵活的构建Cache一致性验证环境，且能动态实时的监测各个模块的状态。
- 存储器管理设备-201580061652.9
- R·班纳吉;石家祥;I·福尔克宁 - 领特投资两合有限公司
- 2015-11-24 - 2021-11-16 - G06F12/0831
- 存储器模块和相关联的设备和方法利用可以以硬件来实现的在高速缓存存储器和主存储器之间的存储器复制功能来提供。可以额外地提供地址转换。
- 一种内存空间数据缓存方法及装置-201910320211.6
- 于欣峰;梁利平;王志君;任雁鹏 - 中国科学院微电子研究所
- 2019-04-19 - 2021-09-21 - G06F12/0831
- 本发明涉及一种内存空间数据缓存方法及装置，属于计算机领域，提高了应用程序的运算效率，降低了运行时延，方法包括：对待运行的程序进行数据分析，得到程序运行时的数据特征信息；基于所述数据特征信息和运行所述程序的硬件平台的配置参数，对运行程序时主存储器中需缓存的数据进行划分，得到需通过SPM缓存的第一数据和需通过Cache缓存的第二数据；将所述第一数据，从主存储器中移入SPM中进行缓存。本发明结合SPM和DMA的性能优势，结合待处理程序特点，将与CPU交互频繁的数据通过DMA动态搬运至SPM中进行缓存处理，实现了数据的高速处理，保证了实时性，降低了功耗，提升了系统的整体性能。
- 用于管理从存储器设备回收的方法、装置、设备和介质-201580064482.X
- A·A·萨米 - 英特尔公司
- 2015-11-27 - 2021-09-07 - G06F12/0831
- 认识到不是所有的回收都具有相同的系统性能成本的存储器回收。管理设备保持与存储器的每个部分相关联的权重和/或计数。每个存储器部分与生成对存储器部分的请求的源代理相关联。管理设备通过指示延迟影响的成本因子来调整权重，如果回收的存储器部分在被回收之后再次被请求则会发生延迟影响。延迟影响是要替换存储器部分对相关联的源代理的延迟影响。响应于检测针对存储器设备的回收触发，管理设备可以识别具有最极端权重(诸如最高或最低值权重)的存储器部分。管理设备利用触发回收的存储器部分替换所识别的存储器部分。
- 混合存储器管理-201911227514.X
- 乔尔·迪伦·科伯恩;阿尔伯特·博尔克斯;克里斯托弗·莱勒·约翰森;罗伯特·S·施普林克尔 - 谷歌有限责任公司
- 2017-08-14 - 2021-08-20 - G06F12/0831
- 本申请涉及混合存储器管理。提供了方法、系统和装置，用于基于利用至少一个页表遍历器对页表的扫描来确定对于页表的每个页表条目访问位是否被设置，该访问位指示在上一个扫描周期中与页表条目相关联的页是否被访问；响应于确定对于与每一页相关联的页表条目访问位未被设置而递增该页的计数；在确定对于每个页表条目访问位是否被设置后重置该访问位；接收从主存储器访问第一数据页的请求；基于确定第一数据页未存储在主存储器中来发起页故障；以及使用DMA引擎来检修页故障。
- 缓冲存储器中的推测性读-201580063895.6
- B.S.莫里斯;B.纳尔;R.G.布兰肯希普;Y-C.刘 - 英特尔公司
- 2015-11-26 - 2021-08-10 - G06F12/0831
- 通过缓冲存储器访问链路从主机装置接收对与特定地址关联的数据的推测性读请求。对该数据的读请求被发送到存储器装置。响应该读请求，从存储器装置接收该数据，并且将接收的数据作为对于推测性读请求后接收的需求读请求的响应发送到主机装置。
- 一种数据寻址方法、存储装置、芯片和数据存储系统-202110045736.0
- 金傲寒;梁敏学;余新康 - 北京欣博电子科技有限公司
- 2021-01-14 - 2021-06-15 - G06F12/0831
- 一种数据寻址方法、存储装置、芯片和数据存储系统，数据寻址方法包括：配置第一基地址寄存器与存储器空间的映射关系，将所述第一基地址寄存器接收的数据转存至与所述第一基地址寄存器存在映射关系的所述存储器空间。本发明的上述技术方案具有如下有益的技术效果，本申请实施例中，一方面，本发明软硬件配合设计达到无需Pcie端点设备soc内部cpu介入，只依靠上位机进行大范围soc内部寻址的。另一方面，上位机可通过第二基地址寄存器配置第二基地址寄存器对第一基地址寄存器的映射地址和存储空间大小，以达到滑窗的目的；且两个第一基地址寄存器均可以使得上位机访问Pcie端点设备芯片内部的寄存器空间，以使得上位机与Pcie端点设备间进行大范围soc内部寻址的。
- 专利分类
