[发明专利]近似计算电路在审
| 申请号： | 202210358050.1 | 申请日： | 2022-04-06 |
| 公开（公告）号： | CN116931872A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 孙亚男;汪登峰;何卫锋;王琴;毛志刚 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | G06F7/501 | 分类号： | G06F7/501;G06F7/505;G06F7/523 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 200240 *** | 国省代码： | 上海;31 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供了一种近似计算电路，包括：存算子阵列，包括：多个呈矩阵式排列的存算单元，每个存算单元用于存储数字域的权重信号以及接收数字域的输入信号，对输入信号和权重信号进行点乘计算，并输出点乘结果；近似加法树，包括：从下至上依次连接的第1层～第n层加法器链路，第1层加法器链路的输入为多个点乘结果，上一层的加法器链路接收下一层的加法器链路的运算结果，第n层加法器链路输出累加和的结果；存算单元和加法器链路均分别由碳基材料的NMOS管和PMOS管组成。本发明减少了模拟域存算中模数转换的电路和过程，并且利用近似计算机制节省了数字域存算的面积和开销，同时，相比于模拟域运算提高了运算结果的准确度。 | ||
| 搜索关键词： | 近似 计算 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210358050.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 近似计算电路-202210358050.1
- 孙亚男;汪登峰;何卫锋;王琴;毛志刚 - 上海交通大学
- 2022-04-06 - 2023-10-24 - G06F7/501
- 本发明提供了一种近似计算电路，包括：存算子阵列，包括：多个呈矩阵式排列的存算单元，每个存算单元用于存储数字域的权重信号以及接收数字域的输入信号，对输入信号和权重信号进行点乘计算，并输出点乘结果；近似加法树，包括：从下至上依次连接的第1层～第n层加法器链路，第1层加法器链路的输入为多个点乘结果，上一层的加法器链路接收下一层的加法器链路的运算结果，第n层加法器链路输出累加和的结果；存算单元和加法器链路均分别由碳基材料的NMOS管和PMOS管组成。本发明减少了模拟域存算中模数转换的电路和过程，并且利用近似计算机制节省了数字域存算的面积和开销，同时，相比于模拟域运算提高了运算结果的准确度。
- 进位旁路加法器-202310659598.4
- 王自强;邓成将;谢翔 - 清华大学
- 2023-06-05 - 2023-10-20 - G06F7/501
- 本申请提供一种进位旁路加法器，包括多个级联的全加器组，每一级的全加器组包括选择器和多个级联的全加器。每个全加器包括和位输出电路和进位输出电路，和位输出电路包括第一反相器，第一反相器接收第二生成电路输出的和位输出信号的互补信号，并生成和位输出信号。进位输出电路包括第二反相器，第二反相器接第三生成电路输出的进位输出信号的互补信号，并生成进位输出信号。由于进位旁路加法器中的每个全加器包括传输管逻辑的和位输出部分以及静态互补CMOS逻辑的进位输出部分，并且和位输出部分和进位输出部分均通过采用低功耗、驱动能力强的静态互补CMOS逻辑，从而降低全加器的功耗，提高全加器的驱动能力，进而提高进位旁路加法器的性能。
- 全加器-202310659324.5
- 谢翔;邓成将;王自强 - 清华大学
- 2023-06-05 - 2023-10-10 - G06F7/501
- 本申请提供一种全加器，包括第一同或逻辑门、第二反相器、第一异或逻辑门和选择器，第一同或逻辑门用于实现第一信号和第二信号的同或，输出进位传播信号的互补信号，第二反相器的输入端连接第一同或逻辑门的输出端，第二反相器的输出端用于输出进位传播信号。第一异或逻辑门的第一控制端连接第二反相器的输出端，第二控制端连接第一同或逻辑门的输出端，输入端接收进位输入信号，输出端输出和位输出信号。通过第二反相器产生进位传播信号，能够节省电路实现面积以及负载电容，实现较低的动态功耗，并能够消除延迟较大限制性能的进位传播信号产生模块，提高全加器的性能。
- 全加器-202310714340.X
- 邓成将;谢翔;王自强 - 清华大学
- 2023-06-15 - 2023-10-10 - G06F7/501
- 本申请提供一种全加器，包括：第二异或逻辑门，其中，第一传输门的第一控制端连接第一异或逻辑门的输出端，第二控制端与第一同或逻辑门的输出端、第五N型晶体管的第一端和第五P型晶体管的栅极相互连接，输入端与第五N型晶体管的栅极和第六P型晶体管的栅极相互连接，接收进位输入信号，输出端与第五P型晶体管的第二端和第五N型晶体管的第二端相互连接，输出和位输出信号；第六P型晶体管的第一端接收电源电压，第二端连接第五P型晶体管的第一端。因此第一信号为高电平信号，第二信号和进位输入信号为低电平信号时，和位输出信号由第一同或逻辑门输出的进位传播信号的互补信号以及进位输入信号电控制，提高全加器的性能。
- 一种精度可配置的多比特全数字存内计算单元-202310674248.5
- 乔树山;曹景楠;游恒;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2023-06-08 - 2023-09-05 - G06F7/501
- 本发明公开了一种精度可配置的多比特全数字存内计算单元，其特征在于，包括至少一个存内计算单元，每个存内计算单元包括：4行、2列的SRAM存储单元，每一行为一级存储单元；每个SRAM存储单元连接一个精度控制模块；每行中的两个SRAM存储单元连接一个串行进位加法器，所述串行进位加法器的输入为精度控制模块的输出；第一级至第三级的串行进位加法器连接上级的串行进位加法器；串行进位加法器每一级的进位输出与下一级的进位输入相连。本发明的多比特全数字存内计算单元数字域的存内计算结构输出结果值都为准确值，不会存在中间电压结果的情况。
- 一种17TCMOS全加器-202310688774.7
- 周玉梅;黎涛;游恒;尚德龙 - 中科南京智能技术研究院
- 2023-06-09 - 2023-09-05 - G06F7/501
- 本发明公开了一种17T CMOS全加器，包括晶体管(P0、P1、P2、P3、P4、P5、P6、P7、P8)、晶体管(N0、N1、N2、N3、N4、N5、N6、N7)、输入信号A、输入信号B、求和输出信号SUM、进位输出信号CO、低位进位输入信号CIN和电源电压VDD；本发明9个PMOS晶体管和8个NMOS晶体管在内的17个晶体管，将这17个晶体管按照特定的连接方式进行连接，实现全加运算的特定逻辑。本全加器晶体管数量较少，且所有晶体管均采用最小尺寸，占据的面积较小，同时本全加器也实现了较强的负载驱动能力。
- 全加器、芯片及计算装置-202310539075.6
- 谢翔;邓成将;王自强;黄焘 - 清华大学
- 2023-05-12 - 2023-08-29 - G06F7/501
- 本发明涉及集成电路领域，提供一种全加器、芯片及计算装置，其中全加器包括：反相器，用于对第一加数端输入的第一加数信号生成反相信号并提供给第一节点；异或电路用于基于反相信号，对第一加数信号和第二加数端输入的第二加数信号进行异或计算得到进位传播信号并提供给第二节点；同或电路用于在第一加数信号为高电平且第二加数信号为低电平的情况下，若进位输入信号为低电平，在同或信号和进位输入信号的控制下利用电源信号将和位输出信号上拉，若进位输入信号为高电平，将同或信号作为和位输出信号。可以避免在第一加数信号为高电平且第二加数信号为低电平时，因第二节点处的上拉延迟导致的和位输出信号的输出性能降低的问题，提升全加器性能。
- 全加器、芯片、板卡及电子设备-202310343601.1
- 何力 - 北京奕斯伟计算技术股份有限公司
- 2023-03-31 - 2023-08-11 - G06F7/501
- 本申请实施例提供了一种全加器、芯片、板卡及电子设备，涉及集成电路技术领域。该全加器包括：多级全加器和至少一个逻辑电路，其中，各级全加器的输出端与至少一个逻辑电路中的第一逻辑电路的输入端连接；多级全加器同时进行全加，并将全加后的信号输入第一逻辑电路生成全加器的和输出信号和进位输出信号。本申请实施例中的全加器在完成一次全加时，由于多级全加器同时工作，因此从输入信号到产生输出信号的延时相较于现有2bit全加器完成一次全加的延时更低，能够适用于更高速的应用。
- 基于阻变器件的全加器-202310306171.6
- 刘力锋;蒋知辰;伊亚玎;韩德栋;张兴 - 北京大学
- 2023-03-27 - 2023-08-04 - G06F7/501
- 本发明涉及半导体器件领域，提供一种基于阻变器件的全加器，基于阻变器件的全加器包括全加器电路，全加器电路包括多个阻变器件和正极总线；全加器电路中，每一个阻变器件的一端均与正极总线连接，每一个阻变器件的另一端与其负极字线连接，用于以二进制方式将每一个阻变器件的器件阻态表示为高阻态或低阻态。本发明实施例提供的基于阻变器件的全加器将全加器电路中所有阻变器件的器件阻态以二进制方式表示，即将全加器电路中所有阻变器件的器件阻态为高阻态的表示为真值1，所有阻变器件的器件阻态为低阻态的表示为真值0，实现了断掉后数据不丢失，重启后数据即可获取恢复，从而通过使用阻变器件实现了计算器中的计算单元具有非挥发性。
- 一种全加器电路及多位全加器-202310536623.X
- 刘欢;于飞;玉虓;韩根全;刘艳;余宁浙 - 之江实验室
- 2023-05-12 - 2023-07-25 - G06F7/501
- 本说明书公开了一种全加器电路及多位全加器，可以通过将各场效应晶体管进行并联以及串联，从而组成构成全加器电路的异或电路、同或电路、求和电路、以及进位电路的电路结构设计，可以使得全加器电路所需的晶体管的数量减少，进而可以降低全加器电路的功耗，并提升了全加器电路的集成度。
- 一种基于CPL逻辑的全加器电路-202310323815.2
- 吕广维;张国贤;张世琳;徐晓斌;王星;赵霁 - 中国电子科技集团公司第五十八研究所
- 2023-03-30 - 2023-07-21 - G06F7/501
- 本发明涉及集成电路设计技术领域，特别涉及一种基于CPL逻辑的全加器电路，包括：第一支路电路，用于生成求和信号所需要的异或电路；所述异或电路包括NMOS管n1、NMOS管n2、NMOS管n3、NMOS管n4、PMOS管p1、PMOS管p2、PMOS管p3、PMOS管p4；第二支路电路，用于生成进位信号所需要的选择器电路；同时异或电路需要作为选择器电路的前级以用于产生正确的进位信号；所述选择器电路包括NMOS管n5、PMOS管p5，构成一个2管选择器。本发明总共采用10个晶体管完成全加器的设计，极大降低了全加器所需的面积，减小了全加器单元工作时所需要的功耗。
- 节省进位加法器、安全加法器以及执行安全节省进位加法的方法-202211176891.7
- 吴坤益;李钰珊 - 新唐科技股份有限公司
- 2022-09-26 - 2023-07-11 - G06F7/501
- 本发明提供节省进位加法器、安全加法器以及执行安全节省进位加法的方法。该节省进位加法器包括：一第一掩膜单元根据一第一掩膜值和一输入变量对第一掩膜值所对应的一第一输入数据执行一第一掩膜运算，以得到一第一变量。一第二掩膜单元根据第一掩膜值和一第二掩膜值对第二掩膜值所对应的一第二输入数据执行一第二掩膜运算，以得到一第一已掩膜数据。一第三掩膜单元根据第一掩膜值和一第三掩膜值对第三掩膜值所对应的一第三数据执行一第三掩膜运算，以得到一第二已掩膜数据。一异或门接收第一已掩膜数据和第二已掩膜数据以及第一变量，以提供第一输入数据、第二输入数据和第三输入数据的一总和输出。
- 用于非二的幂输入宽度的具有第一及第二加法器电路的加法器-202211664189.5
- G·J·莱斯 - 德州仪器公司
- 2022-12-23 - 2023-07-04 - G06F7/501
- 一种方法(800)包含通过x位加法器接收第一及第二加数(802)。所述x位包括第一部分及第二部分，所述第一部分是数目为二的幂的位，且x不是二的幂。所述方法还包含计算对应于所述第一部分的所述第一及第二加数的第一和(804)。计算所述第一和提供进位输出位。所述方法包含计算对应于所述第二部分的所述第一及第二加数的非递增和(806)；计算对应于所述第二部分的所述第一及第二加数的递增和(808)；响应于所述进位输出位，选择所述非递增和及所述递增和中的一者作为第二和(810)；及通过将所述第二和及所述第一和级联来提供最终和(812)。
- 一种有限域加法器电路及集成电路-202310390694.3
- 张补;张军;潘杰;王培雄;桃李;王浩;王文峰 - 湖北大学;湖北江城实验室
- 2023-04-13 - 2023-07-04 - G06F7/501
- 本申请属于加法器技术领域，提供了一种有限域加法器电路及集成电路，采用高频小信号作为激励，利用忆阻低通滤波器实现信号相位的调制，通过级联即可实现各个忆阻器的阻值映射到相位上的加法。由于相位本身的周期性，基于相位的加法可自然实现有限域的循环特性，而无需在相加之后判断其大小再做减法，这使得其电路结构更为简化，可应用于计算机编码、密码学以及神经元电路等相关领域的应用研究，具有重要意义。
- 一种嵌入式图像处理的小波分解加速电路-201811527425.2
- 袁庆;张远 - 上海集成电路研发中心有限公司
- 2018-12-13 - 2023-06-30 - G06F7/501
- 本发明公开了一种嵌入式图像处理的小波分解加速电路，用于进行图像小波变换，包括k个分解模块，对应图像的k层分解；所述分解模块包括图像数据输入端口、控制信号输入端口、图像数据输出端口和控制信号输出端口；第k个分解模块将上一分解模块传输过来的每一个LL
- 一种基于自旋垂直腔面发射激光器的深度储备池计算系统及方法-202210607937.X
- 李念强;黄于;周沛;杨一功 - 苏州大学
- 2022-05-31 - 2023-06-23 - G06F7/501
- 本发明公开了一种基于自旋垂直腔面发射激光器的深度储备池计算系统及方法，包括：输入层，其包括驱动激光器和n个连接所述驱动激光器的调制器，用于把输入信号注入到深度储备池层；深度储备池层，连接所述调制器，用于产生更加丰富的非线性动态响应，其包括k个储备池层，每个储备池层包括n个储备池单元，所述储备池单元包括自旋垂直腔面发射激光器和反馈回路；输出层，其包括光电探测器、加法器a、加法器b和可编程门控阵列，以获取储备池层的响应状态。本发明通过改变储备池的层数和每一层的储备池单元的个数来丰富储层状态和增强存储容量，从而实现复杂任务的处理。
- 用于高运算速度的累加器-202210836192.4
- 李性柱 - 爱思开海力士有限公司
- 2022-07-15 - 2023-06-06 - G06F7/501
- 一种累加器包括：输入锁存电路，第一输入锁存器，其能够锁存和输出输入数据；第二输入锁存器，其能够锁存和输出奇数锁存数据；以及第三输入锁存器，其能够锁存和输出偶数锁存数据。累加器还包括累加电路，其被配置为将输入数据和从输入锁存电路输出的奇数锁存数据相加以输出奇数累加数据，并且被配置为将输入数据和偶数锁存数据相加以输出偶数累加数据。累加器还包括输出锁存电路，输出锁存电路包括能够锁存从累加电路输出的奇数累加数据并输出奇数锁存数据的第一输出锁存器，并且输出锁存电路包括能够锁存从累加电路输出的偶数累加数据并输出偶数锁存数据的第二输出锁存器。
- 数据累加处理方法、装置、FPGA芯片和介质-202310270381.4
- 李峰;黄斌 - 国仪量子（合肥）技术有限公司
- 2023-03-20 - 2023-06-06 - G06F7/501
- 本发明公开了一种数据累加处理方法、装置、FPGA芯片及介质。所述方法应用于FPGA芯片，所述方法包括：从外部双倍速率同步动态随机存储器DDR中读取第一数据，其中，第一数据表征上一次累加运算的累加结果；对第一数据和当前触发数据进行累加处理，得到第二数据；将第二数据写入DDR中；其中，基于分时读写的原则对DDR进行读写操作。通过本方法，能够在FPGA芯片上实现数据的超长累加处理。
- 一种基于神经网络层的数据处理方法、装置及设备-202011229722.6
- 张建杰 - 杭州海康威视数字技术股份有限公司
- 2020-11-06 - 2023-06-02 - G06F7/501
- 本发明实施例提供了一种基于神经网络层的数据处理方法、装置及设备，本方案中，第一方面，将神经网络目标层的输入数据由预设第一线性格式转换为预设对数格式，利用该目标层中的对数域运算器，对预设对数格式的输入数据进行运算，得到第一运算后数据；可见，本方案中，将线性域数据的运算转换为对数域数据的运算，也就是将使用乘法器的运算转换为使用加法器的运算，降低了神经网络运算量；第二方面，将第一运算后数据由预设对数格式转换为预设第二线性格式；利用目标层中的线性域运算器，对预设第二线性格式的第一运算后数据进行运算，得到第二运算后数据；可见，本方案中，又将对数域数据转换为线性域数据，满足了对线性域数据进行运算的需求。
- 一种向量定点的ALU处理系统-202310070128.4
- 李霞;周琦;贾筠;李晋;王荣丰;霍旭东;杜鹰;胡波 - 成都申威科技有限责任公司
- 2023-02-07 - 2023-05-02 - G06F7/501
- 本发明提供了一种向量定点的ALU处理系统，包括：译码器、发射指令子系统、寄存器文件和执行子系统；本发明中通过在ALU运算子单元中设置多个不同位宽的运算模块，并行处理，提高了运算速度，解决了运算单元一般为选择数据位宽（即元素位宽）后再进行计算，计算结构层次多，涉及到多种位宽数据计算的时候计算速度慢的问题。本发明通过定点平均加模块、定点饱和加模块和定点移位模块直接处理定点小数，定点的纯小数不需要当作浮点数计算，不计算指数和尾数部分，解决了浮点计算单元结构复杂，计算成本高，计算周期长的问题。
- 一种基于微环谐振器的二进制光学全加器-201810210645.6
- 朱爱军;陈端勇;胡聪;许川佩;万春霆;杜社会;王营 - 桂林电子科技大学
- 2018-03-14 - 2023-04-25 - G06F7/501
- 本发明公开一种基于微环谐振器的二进制光学全加器，由3个不同结构的微环谐振器和5个Y形分支耦合器构成，它有三个待计算的电脉冲序列输入，输出是经过有进位标志的加法计算后的光脉冲序列。本发明二进制光学全加器与CMOS工艺完全兼容，使得器件体积小，功耗低，速度快，可扩展性好，便于集成，在光子计算机中将发挥重要作用。
- 一种基于磁斯格明子的半加器、全加器和多位并行全加器-202310012518.6
- 邢祥军;陈泳桦 - 广东工业大学
- 2023-01-05 - 2023-04-18 - G06F7/501
- 本发明公开了一种基于磁斯格明子的半加器、全加器和多位并行全加器，半加器包括重金属层和铁磁材料层，铁磁材料层设有第一缺口、第二缺口、第三缺口、第四缺口、第一注入端、第二注入端、第一检测端和第二检测端，第一注入端和第二注入端分别用于向铁磁材料层垂直注入自旋极化电流产生斯格明子，第一检测端和第二检测端分别用于检测铁磁材料层中的磁斯格明子。本发明中的半加器能够实现半加器的功能，与基于CMOS器件实现的半加器相比，具有能耗更低、运算速度更快等优点；本发明中的全加器可以通过半加器级联得到，多位并行全加器可以通过半加器和多个全加器级联得到，具有能耗更低、运算速度更快等优点。本发明广泛应用于电子电路技术领域。
- 一种加法器、模数转换器和半导体芯片-202211718556.5
- 陈俊宇 - 上海南芯半导体科技股份有限公司
- 2022-12-29 - 2023-04-04 - G06F7/501
- 本申请实施例提供一种加法器、模数转换器和半导体芯片。该加法器包括：第一差分电路和第二差分电路；第一差分电路的第一端和第二端分别电连接正输入电压信号和负输入电压信号，第一差分电路的第三端和第四端分别电连接加法器的正电压信号输出端和负电压信号输出端，第一差分电路的第五端电连接电源正电压，第二差分电路的第一端电连接参考电压信号，第二差分电路的第二端电连接第一差分电路的第三端，第二差分电路的第三端电连接第一差分电路的第四端，第一差分电路的第六端和第二差分电路的第四端均接地。该加法器能够将抖动信号和输入差分信号进行叠加，从而能够实现加入抖动信号的功能。
- 一种高性能可配置近似全加器-202211499131.X
- 刘昊;李宏伟 - 昆山市工业技术研究院有限责任公司;东南大学苏州研究院
- 2022-11-28 - 2023-03-28 - G06F7/501
- 本发明公开了一种高性能的可配置近似全加器，适用于具有容错能力的计算密集型应用。可配置近似全加器电路共由30个晶体管组成，包括：可配置进位运算电路单元、求和运算单元。通过对全加器模式信号的控制，本发明能够在精确计算和近似计算两种模式间动态切换。本发明运用在具有容错能力的应用中，能够动态地调节系统的整体计算精度，降低加法运算的能耗和提高计算速度。
- 一种基于混合全加器的部分积求和模块设计方法及系统-202211462443.3
- 谢翔;黄焘;闰闰;李国林;胡毅;尹立 - 清华大学
- 2022-11-21 - 2023-03-28 - G06F7/501
- 本发明提供一种基于混合全加器的部分积求和模块设计方法及系统，包括：获取全加器的输入数据，计算部分积求和阵列的翻转率；根据所述部分积求和阵列翻转率的数值，将翻转率低的节点设置为低毛刺全加器；根据所述部分积求和阵列翻转率的数值，将翻转率高的节点设置为低能耗全加器；通过所述低毛刺全加器和低功耗全加器进行部分积求和。本发明解决了现有乘法器中部分积求和模块能耗大、毛刺多的问题。
- 一种基于6位近似全加器的2组有符号张量计算电路结构-202211270521.X
- 刘波;张扬;王梓羽;谢钠;徐星宇;蔡浩;杨军 - 东南大学
- 2022-10-18 - 2023-03-24 - G06F7/501
- 本发明公开一种基于6位近似全加器的2组有符号张量计算电路结构，涉及神经网络硬件加速领域，包含6位近似全加器模块，基于6位近似全加器的有符号8*8近似乘法器电路结构和基于6位近似全加器的2组有符号张量计算电路结构。由于神经网络加速器可以牺牲掉数据的一部分精确度，换取电路结构上延迟，面积和功耗的优化。本发明所提出的6位近似全加器模块忽略部分进位，从而减小电路面积和降低电路功耗，本发明利用6位近似全加器模块对有符号8*8乘法器计算过程和2组有符号张量计算过程进行了优化，在某些位置引入了近似计算，在损失了部分精确性的同时，换取了电路结构上面积和功耗的改进。
- 量子模数加法运算方法、装置、电子装置及模数算术组件-202111076847.4
- 窦猛汉;李叶;刘焱 - 合肥本源量子计算科技有限责任公司
- 2021-09-14 - 2023-03-17 - G06F7/501
- 本发明公开了一种量子模数加法运算方法、装置、电子装置及模数算术组件，本发明通过获取待运算的两个目标数据，并将所述待运算的两个目标数据转换为两个第一目标量子态；对所述两个第一目标量子态执行模数加法运算对应的量子态演化，获得演化后的存储模数加法运算结果的第二目标量子态；将最终获得的所述第二目标量子态作为所述待运算的两个目标数据的模数加法运算结果进行输出，现了量子线路中的模数加法运算操作，填补了相关技术空白。
- 一种基于基本门电路的低功耗全加器-202211423888.0
- 李志恒;杨旸 - 李志恒
- 2022-11-15 - 2023-01-31 - G06F7/501
- 本发明公开了一种基于基本门电路的低功耗全加器，属于数字电子技术领域，用于解决现有的全加器电路多采用封装复合门，电路设计灵活性低，且不能同时兼顾高运算精度、低制作成本以及低功耗的技术问题。所述全加器包括全加器逻辑电路，全加器逻辑电路包括第一输入端、第二输入端、第三输入端、第一或门电路、第二或门电路、第三或门电路、第一与门电路、第二与门电路、第三与门电路、第四与门电路、第五与门电路、第一非门电路、第二非门电路、第一输出端以及第二输出端。仅使用十个基本门实现了全加器电路，低于现有全加器中所用的基本门数量，在未牺牲运算精度的前提下减少基本门的使用数量，提供了一种性能高、体积小、成本低、功耗低的全加器。
- 流水化加法器电路及电子设备-202211167255.8
- 苏文杰;陈瑞隆;黄永宏;黄天辉;刘美冬;尹家宇 - 厦门半导体工业技术研发有限公司
- 2022-09-23 - 2022-12-09 - G06F7/501
- 本发明公开了一种流水化加法器电路，包括多个全加器中的每个全加器之间通过第一触发器进行级联，每个全加器的进位输出端通过第二触发器连接到进位输入端；由此，可将每笔数据分配给各级全加器，使得执行过程中每个周期可以输出一位最终结果，不需要等加总所有位元即可提前得到部分结果，便于后续计算同时进行，从而缩短计算时长；同时，本发明的电路重构性显著优于以往方法，灵活且简单。
- 一种全加器电路和多位全加器-202211053864.0
- 顾佳妮;玉虓 - 之江实验室
- 2022-08-31 - 2022-12-06 - G06F7/501
- 本发明公开了一种全加器电路和多位全加器，在该全加器电路中，存内计算场效应晶体管存储数据并根据不同的输入信号对晶体管内数据及被加载数据执行逻辑运算，通过存内计算场效应晶体管特性及其读写方式，以极少的晶体管实现了低面积全加器电路。所述全加器电路结构简单，极大降低了全加器电路面积和复杂度，相较于传统CMOS实现的全加器电路节省了19个晶体管。
- 专利分类
