[发明专利]一种磁存储器的制造方法在审
| 申请号： | 202210366451.1 | 申请日： | 2022-04-08 |
| 公开（公告）号： | CN116940211A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 郑枝源;彭泰彦;杨宇新;许开东 | 申请（专利权）人： | 江苏鲁汶仪器股份有限公司 |
| 主分类号： | H10N50/01 | 分类号： | H10N50/01;H10N50/10;H10B61/00;G11C11/16 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 马天琪 |
| 地址： | 221300 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本申请实施例公开了一种磁存储器的制造方法，对磁隧穿结叠层进行刻蚀至金属层，对自由层和固定层的侧壁以及金属层进行氧化或氮化，得到保护层，对保护层和氧化层的侧壁进行刻蚀，以去除氧化层侧壁的污染物。在刻蚀去除氧化层侧壁的污染物时，利用保护层保护自由层和固定层的侧壁，自由层和固定层的刻蚀残渣不会附着在氧化层上，同时也能刻蚀去除氧化层侧壁的污染物，并且金属层被保护层覆盖，会首先刻蚀保护层，对金属层的刻蚀量较低，避免在刻蚀去除氧化层侧壁的污染物时，对金属层的较大损伤甚至刻穿金属层的情况，既能够实现刻蚀去除氧化层侧壁的污染物，提高器件的性能和良率，又能够避免金属层被过度刻蚀，进一步提高器件的良率。 | ||
| 搜索关键词： | 一种 磁存储器 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏鲁汶仪器股份有限公司，未经江苏鲁汶仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210366451.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种磁性随机存储器顶电极接触及其制备方法-201910172475.1
- 张云森;郭一民;肖荣福;陈峻 - 上海磁宇信息科技有限公司
- 2019-03-07 - 2023-10-27 - H10N50/01
- 本发明公开了一种磁性随机存储器顶电极接触的形成方法,包括如下步骤：步骤1：提供表面抛光的带金属通孔Vx(x≥1)的CMOS基底；步骤2：在经过平坦化处理之后的基底上，沉积底电极、磁性隧道结和顶电极膜层，然后进行磁性隧道结存储单元的制备；步骤3：沉积顶电极接触电介质，图形化定义顶电极接触图案，并对其进行刻蚀和非Cu填充以形成顶电极接触；步骤4：制作金属位线连接。本发明有效的增加TEC的面积，相对于TEV，本发明中的TEC结构，在降低高度的同时也增加了面积，TE的BL之间的欧姆接触电阻将会降低，非常有利于器件性能的提升。
- 一种磁性随机存取存储器及其制备方法-202210348376.6
- 李辉辉;张云森;赵超 - 北京超弦存储器研究院
- 2022-04-01 - 2023-10-24 - H10N50/01
- 一种磁性随机存取存储器(MRAM)及其制备方法，所述MRAM包括：基底；底电极；磁性隧道结；顶电极；第一保护层，包括多个带有通孔的第一盖帽，所述第一盖帽包裹所述磁性隧道结的侧壁和所述顶电极的侧壁，所述第一盖帽的通孔允许所述顶电极顶部露出；第二保护层，包括多个带有通孔的第二盖帽，所述第二盖帽包裹所述第一盖帽的侧壁和顶部，所述第二盖帽的通孔允许所述顶电极顶部露出。本申请实施例的MRAM可以更好地保护磁性隧道结，有利于增加后道顶部导线刻蚀阻挡的工艺窗口，而且制备方法简单，可以省去一道光罩，没有对位套刻难以对准的问题，还可以减轻MTJ侧壁金属沉积。
- 磁性随机存储器的制作方法以及磁性随机存储器-202210357024.7
- 冀正辉;刘俊 - 中电海康集团有限公司
- 2022-04-06 - 2023-10-24 - H10N50/01
- 本申请提供了一种磁性随机存储器的制作方法以及磁性随机存储器，该方法包括：提供基底；在基底的裸露表面上依次形成多个结构层，结构层包括沟槽以及位于沟槽中的一个MTJ膜层，任意两个相邻的MTJ膜层的侧壁不在同一个平面上，多个结构层对应的多个MTJ膜层从远离基底的方向上依次至少包括参考层、隧穿层以及自由层。该方法中，通过分层形成MTJ膜层，且使得各MTJ膜层的侧壁不在同一个平面上，从而使得不同MTJ膜层在横向空间上呈现隔断和不连续的状态，进而解决了现有技术的在MTJ制备过程中容易产生边界短路的问题。
- 一种磁存储器的制造方法-202210366451.1
- 郑枝源;彭泰彦;杨宇新;许开东 - 江苏鲁汶仪器股份有限公司
- 2022-04-08 - 2023-10-24 - H10N50/01
- 本申请实施例公开了一种磁存储器的制造方法，对磁隧穿结叠层进行刻蚀至金属层，对自由层和固定层的侧壁以及金属层进行氧化或氮化，得到保护层，对保护层和氧化层的侧壁进行刻蚀，以去除氧化层侧壁的污染物。在刻蚀去除氧化层侧壁的污染物时，利用保护层保护自由层和固定层的侧壁，自由层和固定层的刻蚀残渣不会附着在氧化层上，同时也能刻蚀去除氧化层侧壁的污染物，并且金属层被保护层覆盖，会首先刻蚀保护层，对金属层的刻蚀量较低，避免在刻蚀去除氧化层侧壁的污染物时，对金属层的较大损伤甚至刻穿金属层的情况，既能够实现刻蚀去除氧化层侧壁的污染物，提高器件的性能和良率，又能够避免金属层被过度刻蚀，进一步提高器件的良率。
- 石墨烯自旋器件及其构建方法和非局域信号的测量方法-202210365369.7
- 彭康;孙连峰;彭志盛;任红轩;魏浩男;李勇军 - 国家纳米科学中心;广东粤港澳大湾区国家纳米科技创新研究院
- 2022-04-07 - 2023-10-24 - H10N50/01
- 本发明涉及一种石墨烯自旋器件及其构建方法和非局域信号的测量方法。所述石墨烯自旋器件的构建方法包括在石墨烯表面设置电极的步骤；其中，采用磁控溅射设置所述电极，选用直流电流，所述磁控溅射的功率为200±10W。本发明通过特定条件的磁控溅射从而在石墨烯与电极接触位置形成缺陷，形成锯齿形石墨烯边缘，进而利用石墨烯的特殊磁性构建自旋器件，该自旋器件具有自旋极化率高，自旋输运距离长，更重要的是该自旋器件仅仅依赖石墨烯本身的磁性进行自旋注入和自旋探测，为石墨烯自旋器件的发展提供了一种新思路。可用于室温下非局域测量，对实验环境条件要求低，有利于探索一些非平庸的电学机制。
- 垂直型自旋轨道矩-磁性随机存取存储器及其制备方法-202210348972.4
- 李辉辉;张云森;赵超 - 北京超弦存储器研究院
- 2022-04-01 - 2023-10-24 - H10N50/01
- 一种垂直型自旋轨道矩‑磁性随机存取存储器(SOT‑MRAM)及其制备方法。所述制备包括：基底；自旋轨道耦合层；磁性隧道结；保护层，所述保护层包括多个带有通孔的第一盖帽，所述第一盖帽包裹所述磁性隧道结的侧壁和所述顶电极的侧壁，所述第一盖帽的通孔允许所述顶电极顶部露出；磁性层，所述磁性层包括多个带有通孔的第二盖帽，所述第二盖帽包裹所述第一盖帽的侧壁，所述第二盖帽的通孔允许所述顶电极顶部露出。本申请的SOT‑MRAM的磁性层离磁性隧道结的自由层较近，可以更好地提供辅助磁场，且能起到一定的磁屏蔽强化作用，而且制备工艺简单、交叉污染的风险小、形貌均一性易控制。
- 制造磁阻随机存取存储器件的方法-201811092070.9
- 赵汉娜;尹惠智;权五益 - 三星电子株式会社
- 2018-09-19 - 2023-10-24 - H10N50/01
- 一种制造MRAM器件的方法包括：形成第一绝缘夹层和下电极接触，下电极接触延伸穿过第一绝缘夹层；在第一绝缘夹层和下电极接触上形成下电极层、磁隧道结层、上电极层和第一硬掩模层；在第一硬掩模层上形成第二硬掩模；蚀刻第一硬掩模层和上电极层以形成第一硬掩模和上电极；在上电极的侧壁以及第一硬掩模和第二硬掩模的侧壁上形成间隔物；以及蚀刻磁隧道结层和下电极层，以在下电极接触上形成包括下电极和磁隧道结图案的结构，其中，在蚀刻磁隧道结层和下电极层之后，一层留在上电极上。
- 半导体结构及其形成方法、存储器-202010473013.6
- 郑二虎;王胜 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2020-05-29 - 2023-10-17 - H10N50/01
- 一种半导体结构及其形成方法、存储器，形成方法包括：对第二金属层露出的绝缘材料层进行刻蚀再沉积工艺，形成绝缘结构，绝缘结构包括绝缘侧部和绝缘层；对第二金属层和绝缘结构露出的第一金属材料层进行刻蚀再沉积工艺，形成第一金属结构，所述第一金属结构包括第一金属侧部和第一金属层；去除高于第二金属层表面的绝缘侧部和第一金属侧部。本发明中绝缘层形成在第一金属层和第二金属层之间，绝缘侧部形成在第一金属侧部和第二金属侧部之间，从而绝缘结构将第一金属结构和第二金属结构电隔离，在去除高于第二金属层表面的绝缘侧部和第一金属侧部后，剩余的绝缘结构仍能够电隔离第一金属结构和第二金属结构，使得半导体结构具有优良的电学性能。
- MRAM的制备方法-202210309668.9
- 韩欣彤;申力杰;冀正辉;左正笏;汤佳杰 - 浙江驰拓科技有限公司
- 2022-03-25 - 2023-10-10 - H10N50/01
- 本发明提供一种MRAM的制备方法，包括：提供衬底，衬底上形成有通孔；在通孔上方形成第一底电极薄膜；对第一底电极薄膜进行第一次减薄处理；在第一次减薄后的第一底电极薄膜上方形成介质层薄膜；进行对准标记的光刻和刻蚀；去除介质层薄膜；对第一底电极薄膜进行第二次减薄处理；在第二次减薄后的第一底电极薄膜上方形成第二底电极薄膜。本发明能够提升第一层底电极薄膜防止铜扩散的能力。
- 制造半导体装置的方法-201910863571.0
- 南坰兑;高升必;金禹珍;申贤哲;崔营秀 - 三星电子株式会社
- 2019-09-12 - 2023-10-10 - H10N50/01
- 制造半导体装置的方法包括：形成包括第一磁性层、第二磁性层和介于第一磁性层与第二磁性层之间的隧道阻挡层的磁隧道结层；图案化磁隧道结层以形成磁隧道结图案；形成覆盖磁隧道结图案的绝缘层；以及执行热处理工艺以结晶第一磁性层和第二磁性层的至少一部分。热处理工艺可包括：在形成磁隧道结层之后在第一温度下执行第一热处理工艺，以及在形成绝缘层之后在高于或等于第一温度的第二温度下执行第二热处理工艺。
- 一种自旋纳米振荡器的控制方法及自旋纳米振荡器-202310610815.0
- 邢国忠;王紫崴;王迪;刘明 - 中国科学院微电子研究所
- 2023-05-26 - 2023-09-29 - H10N50/01
- 本申请公开一种自旋纳米振荡器的控制方法及自旋纳米振荡器，涉及自旋电子领域。自旋纳米振荡器的控制方法，应用于包括底电极、以及依次设置在所述底电极上的铁磁参考层、铁磁自由层和顶电极的自旋纳米振荡器中，所述控制方法包括：在基于输入电流强度和自振荡状态对应的振荡频率具有的强非线性关系，通过所述自旋纳米振荡器进行储备池计算的过程中，通过调控相关材料工艺参数或压控磁各向异性，调控所述铁磁参考层各向异性倾斜方向；通过调控所述各向异性倾斜方向和/或调控所述输入电流强度完成对所述自旋纳米振荡器对应的振荡频率和/或线宽的调控。
- 磁性穿隧接面结构与其制造方法-201910880175.9
- 杨毅;沈冬娜;王郁仁 - 台湾积体电路制造股份有限公司
- 2019-09-18 - 2023-09-29 - H10N50/01
- 一导电通路层沉积于一底电极上，接着导电通路层被图案化并修整以在底电极上形成次20nm的一导电通路。导电通路以一第一介电层封装，第一介电层被平坦化以暴露导电通路的一顶表面。一磁性穿隧接面堆叠沉积于封装的导电通路上，其中磁性穿隧接面堆叠包括至少一固定层(pinned layer)、一阻挡层及一自由层。一顶电极层沉积于磁性穿隧接面堆叠上，且被图案化并修整以形成一次30nm的硬掩模。将磁性穿隧接面堆叠使用硬掩模蚀刻以形成一磁性穿隧接面装置并将磁性穿隧接面堆叠过蚀刻至第一介电层中，但不蚀刻至底电极中，其中金属再沉积材料形成在磁性穿隧接面装置下的第一介电层的侧壁上，而不形成在磁性穿隧接面装置的阻挡层的侧壁上。
- 磁阻元件的制造方法-201980001022.0
- 赵煜;三浦胜哉;滨村浩孝;山田将贵;佐藤清彦 - 株式会社日立高新技术
- 2019-01-07 - 2023-09-29 - H10N50/01
- 本发明提供一种同时实现磁性层的侧壁氧化物的除去和保护膜的形成并抑制磁特性的劣化的磁阻元件的制造方法。具有：第1工序(802)，通过使用氧化性气体的等离子蚀刻来蚀刻包含依次被层叠的第1磁性层、MgO阻挡层以及第2磁性层的层叠膜，形成磁阻元件；和第2工序(803)，同时导入作为n价的酸的有机酸气体和对应的金属元素的价数为m的成膜种子气体，在磁阻元件的侧壁形成第1保护膜，在第2工序中，相对于被导入的有机酸气体而导入成膜种子气体以使得所述成膜种子气体成为n/m以上的摩尔比率。
- 隧道磁阻元件的制造方法-201880007206.3
- 安藤康夫;大兼干彦;藤原耕辅;关根孝二郎;城野纯一;土田匡章 - 国立大学法人东北大学;柯尼卡美能达株式会社;旋转感应制造厂株式会社
- 2018-01-17 - 2023-09-26 - H10N50/01
- 使具有足够厚度的B吸收层与MTJ的上侧CoFeB层邻接并经过磁化退火而实现了期望的TMR比后，高精度地去除该B吸收层。在去除经过了层叠工序以及磁场中热处理工序后的MTJ的上侧CoFeB层(31)的上层(51‑53、61)的干法蚀刻工序中，应用干法蚀刻装置以及识别由该干法蚀刻装置蚀刻的被蚀刻面的材料的分析装置，将蚀刻的结束设为由分析装置检测出所述CoFeB层的正上方B吸收层(51)暴露前的最终层(61、52或者53)减少至规定的水平或者所述正上方B吸收层增加至规定的水平的终点检测时。预先确定好分析装置的终点检测时之后的干法蚀刻装置的过蚀刻量，在层叠工序中，使从所述规定的水平到所述CoFeB层的上表面为止以仅与该过蚀刻量相当的层厚层叠所述正上方B吸收层。
- 一种磁性存储器件的制造方法-202310768937.2
- 秦瑞东;朱雷;俞文杰 - 中国科学院上海微系统与信息技术研究所
- 2023-06-27 - 2023-09-22 - H10N50/01
- 本申请提供一种磁性存储器件的制造方法，通过在第一绝缘层上表面形成第二绝缘层，在第二绝缘层远离第一绝缘层的表面开设第一开孔，在第一开孔内自下而上形成自由层、氧化层及固定层，形成的自由层、氧化层及固定层均为单层膜结构，且自由层的材料同时具有Rashba效应和铁磁性。自由层的材料通过使用同时具有Rashba效应和铁磁性的材料，可以在制备的磁性存储器件只形成自由层、氧化层及固定层三层结构的条件下，依然具有较高的磁矩翻转效率，打破了传统自由层厚度与磁矩翻转效率成负相关的限制，使得自由层不再受限于为了更易翻转而制备成的超薄厚度，降低了磁性存储器件的能耗；同时简化了磁性存储器件的制造工艺。
- 半导体器件的制造方法及半导体器件-202311071831.3
- 李云鹏;郭宗夏;殷加亮;马晓姿;刘宏喜;曹凯华;王戈飞 - 致真存储（北京）科技有限公司
- 2023-08-24 - 2023-09-22 - H10N50/01
- 本发明实施例提供一种半导体器件的制造方法及半导体器件，属于半导体制造技术领域。所述制造方法包括：在半导体衬底上依次沉积底电极膜层、磁隧道结MTJ膜层、金属硬掩膜层和介质硬掩膜层；以介质硬掩膜层和金属硬掩膜层为刻蚀掩蔽层，在磁隧道结MTJ膜层上，形成磁隧道结MTJ；光刻底电极层图形，底电极层图形跨过磁隧道结MTJ，沿第一方向为条形，沿着第二方向的光刻胶宽度小于等于预设宽度；以及基于底电极层图形，在底电极膜层上形成底电极层。本发明实施例所提供的基于微纳工艺的半导体器件的制造方法，能够使半导体器件的底电极层图形在第二方向的光刻设计宽度小于等于磁隧道结MTJ在第二方向的长度与光刻的套刻误差*2之差，以使翻转电流Ic最小化。
- 柔性电子罗盘用近室温超大各向异性磁电阻薄膜制备方法-202310992125.6
- 杨盛安;董之亮;马吉;陈清明;陈瑞;张辉;伍亮;郭娜君 - 昆明理工大学
- 2023-08-08 - 2023-09-19 - H10N50/01
- 本发明公开了柔性电子罗盘用近室温超大各向异性磁电阻薄膜制备方法，包括以下步骤：组分设计、前驱体制备、前驱体过滤、湿膜旋涂与干膜定型、单膜层烧结、多膜层循环和单层弥散态金属复合相制备。本发明制得的薄膜可在不同角度且低值外磁场作用下，获得超大各向异性磁电阻性能，不但响应温度可达到近室温范围，还具有出色的输运性质和高强度、高韧性、高柔性等优点。此外，本发明所提供的制备工艺简便、可控性强，具有广泛的应用前景，尤其在角度传感器和电子罗盘等定位器件上能够得到重大的推广和应用。
- 多态存储单元结构的制作方法及存储器-202311071750.3
- 王嘉毅;李云鹏;郭宗夏;张丛;刘宏喜;曹凯华;王戈飞 - 致真存储（北京）科技有限公司
- 2023-08-24 - 2023-09-19 - H10N50/01
- 本发明涉及一种多态存储单元结构的制作方法及存储器，该多态存储单元结构的制作方法包括：在底电极上制作磁隧道结与磁性掩模层，磁性掩模层设置于磁隧道结上；沉积介质掩模层并进行平坦化处理；在介质掩模层涂覆光刻胶层并进行曝光、显影；对光刻胶层进行烘焙处理以使光刻胶回流；对回流后的光刻胶层进行刻蚀，以根据需求尺寸修正光刻胶层上的图形；以带有修正图形的光刻胶层为掩膜进行刻蚀，形成穿透磁性掩模层的微孔；对微孔进行金属填充形成金属塞，以连接金属导线。本发明改善了纳米微缩工艺，有利于器件集成密度和存储效率的提高。磁性掩模层上较小尺寸的微孔可以形成高密度的偏置磁场，从而辅助自由层形成中间态，进一步提高了存储效率。
- 半导体结构的制备方法及AMR磁性传感器-202310797045.5
- 王辉 - 上海华虹宏力半导体制造有限公司
- 2023-06-30 - 2023-09-19 - H10N50/01
- 本发明提供了一种半导体结构的制备方法及AMR磁性传感器，应用于半导体技术领域。在本发明提供的制备方法中，其是通过光刻处理先将待形成的具有一定倾斜角度的深沟槽的倒梯形图形(即为第一图形)先显影在图形反转光刻胶上，即此时便利用图形反转光刻胶的反转特性，在该图形反转光刻胶上的相邻两个第一图形之间形成了正梯形图形(第二图形)，然后在利用被填充有不溶于图形反转光刻胶的剥离液的填充材料的正梯形图形作为阻挡，即可在衬底上形成具有预设倾斜角度的深沟槽，其即简化了工艺步骤、减低了器件的制造成本，又实现了形成完美倾斜角度的深沟槽、提高生成效率和提高器件性能的目的。
- 集成芯片及其形成方法-201911018063.9
- 徐晨祐 - 台湾积体电路制造股份有限公司
- 2019-10-24 - 2023-09-19 - H10N50/01
- 在一些实施例中，本发明涉及一种形成集成芯片的方法。该方法通过以下步骤执行：在底部电极层上方形成磁隧道结(MTJ)层，以及在MTJ层上方形成牺牲介电层。图案化牺牲介电层以限定空腔，并且在空腔内形成顶部电极材料。去除牺牲介电层，并且在去除牺牲介电层之后，根据顶部电极材料图案化MTJ层以限定MTJ堆叠件。本发明的实施例还涉及集成芯片。
- 一种阻式存储器及其制作方法-202210204154.7
- 于志猛;何世坤 - 浙江驰拓科技有限公司
- 2022-03-02 - 2023-09-15 - H10N50/01
- 本申请公开了一种阻式存储器及其制作方法，包括在底电路层的上表面依次沉积底电极层和硬掩膜层；采用反应离子刻蚀方式刻蚀硬掩膜层，得到图形化硬掩膜层；以图形化硬掩膜层作为掩膜，采用离子束刻蚀方式刻蚀底电极层，形成预处理底电极；底电极层未被刻穿；在预处理底电极上形成电极介质侧壁层；刻蚀电极介质侧壁层并刻穿电极层未被刻穿的区域，形成底电极；在底电极的上表面依次形成存储单元层和顶电路层，得到阻式存储器。本申请用反应离子刻蚀和离子束刻蚀相结合的方式制作底电极，解决制作小尺寸底电极过程中对设备的严格要求，能够在工艺设备或尺寸控制水平不佳情况下，满足阻式存储器对底电极的苛刻要求，降低制作难度。
- 一种大面积室温铁磁性钴掺杂二硫化钼薄膜的制备方法-202310642763.5
- 谈浩;闫文盛 - 中国科学技术大学
- 2023-06-01 - 2023-09-12 - H10N50/01
- 本发明公开了一种大面积室温铁磁性钴掺杂二硫化钼薄膜的制备方法，首先将硅衬底在食人鱼溶液中浸泡清洗和干燥；将高纯(NH
- 半导体元件及其制作方法-201910419208.X
- 郭致玮;王明俊;曾译苇;赖育聪;廖俊雄 - 联华电子股份有限公司
- 2019-05-20 - 2023-09-12 - H10N50/01
- 本发明公开一种半导体元件及其制作方法，其中该半导体元件主要包含一磁性隧道结(magnetic tunneling junction,MTJ)设于一基底上，一第一金属间介电层设于该MTJ周围，一金属内连线设于该MTJ上，一第二金属间介电层设于该第一金属内连线上并环绕该金属内连线以及一金属氧化层设于该第二金属间介电层内并环绕该金属内连线。
- 一种制作半导体元件的方法-202210171542.X
- 吴宏益;吴家荣;林毓翔;陈奕文;杨坤昇 - 联华电子股份有限公司
- 2022-02-24 - 2023-09-05 - H10N50/01
- 本发明公开一种制作半导体元件的方法，其主要先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一自旋轨道转矩式(spin orbit torque,SOT)层于该MTJ上，形成一金属间介电层环绕该MTJ以及该SOT层，形成一第一硬掩模于该金属间介电层上，形成一半导体层于该第一硬掩模上，再图案化该第一硬掩模。
- 形成用于沉积磁隧道结的极平滑底电极表面的方法-201780063458.3
- 薛林;萨贾德·阿明·哈桑;马亨德拉·帕卡拉;安在洙 - 应用材料公司
- 2017-09-25 - 2023-09-01 - H10N50/01
- 提供一种工艺序列以提供用于在其上沉积磁隧道结的极平滑(0.2nm或更小)底电极表面。在一个实施方式中，此序列包括通过体层沉积接着图案化并蚀刻而形成底电极焊盘。氧化物接着沉积在形成的底电极焊盘上方且被向后抛光以暴露底电极焊盘。接在预清洁操作后，底电极缓冲层接着沉积在其上方。底电极缓冲层接着暴露于CMP工艺以改良表面粗糙度。接着在底电极缓冲层上方执行MTJ沉积。
- 半导体装置以及其制作方法-202310561422.5
- 翁宸毅;张境尹;王慧琳;谢晋阳 - 联华电子股份有限公司
- 2018-11-05 - 2023-08-29 - H10N50/01
- 本发明公开一种半导体装置以及其制作方法，该半导体装置的制作方法包括下列步骤，在基底上形成第一金属间介电层。在第一金属间介电层上形成盖层。在基底上形成连接结构贯穿盖层与第一金属间介电层。在连接结构与盖层上形成磁性隧穿结堆叠。对磁性隧穿结堆叠进行图案化制作工艺，以于连接结构上形成磁性隧穿结结构并移除盖层。在第一金属间介电层上形成第二金属间介电层。第二金属间介电层围绕磁性隧穿结结构。一种半导体装置包括基底、连接结构、第一金属间介电层、磁性隧穿结结构与第二金属间介电层。第一金属间介电层的介电常数低于第二金属间介电层的介电常数。
- 磁阻设备及其方法-202310618003.0
- S·阿加瓦尔;S·A·德施潘得;J·斯劳特 - 艾沃思宾技术公司
- 2017-12-05 - 2023-08-29 - H10N50/01
- 本公开涉及磁阻设备及其方法。在一个方面，一种方法可以包括在基板(90)上形成磁阻堆叠(100)的一个或多个区域(10,20,30……)，其中基板包括至少一个电子设备。该方法还可以包括对其上形成有所述一个或多个磁阻区域的基板执行唯一退火工艺，其中该唯一退火工艺在第一最低温度下执行。在执行唯一退火工艺之后，该方法可以包括对磁阻堆叠的至少一部分进行构图或蚀刻。而且，在构图或蚀刻磁阻堆叠的所述一部分的步骤之后，该方法可以包括在低于第一最低温度的第二温度下对基板执行所有附加处理。
- 磁传感器的制备方法-202011266518.1
- 王俊杰 - 上海华虹宏力半导体制造有限公司
- 2020-11-12 - 2023-08-29 - H10N50/01
- 本发明提供一种磁传感器的制备方法，包括：首先，在所述半导体衬底上的所述介质层中形成一沟槽，所述沟槽暴露部分所述第一金属层。然后，在所述介质层上以及所述沟槽内形成磁性材料膜层。再去除所述沟槽底部的所述磁性材料膜层，以暴露部分所述第一金属层。最后，在所述沟槽内形成第二金属层，所述第二金属层填充覆盖所述沟槽。因此，本发明通过一沟槽，并在所述沟槽内先形成所述磁性材料膜层，再形成第二金属层，以使得所述磁性材料膜层经所述第二金属层和所述第一金属层与所述半导体衬底互连。无需形成金属接触孔结构实现第一金属层和第二金属层的连接。故本发明不仅精简了工艺流程，还减少掩模的使用，大大降低了制备成本，提高制备效率。
- 双磁隧道结装置-202180081783.9
- P·哈什米;B·B·多丽丝;C·科桑达拉曼;孙赞红 - 国际商业机器公司
- 2021-11-17 - 2023-08-25 - H10N50/01
- 提供了一种制造双磁性隧道结装置的方法。该方法包括：形成第一磁性隧道结叠层；在第一磁性隧道结叠层上形成自旋传导层；在自旋传导层上形成第二磁性隧道结叠层；以及在自旋传导层和第二磁性隧道结叠层的表面上形成电介质间隔物层。第二磁性隧道结叠层的宽度小于第一磁性隧道结叠层的宽度。此外，自旋传导层的宽度在厚度方向上从自旋传导层的邻近于第二磁性隧道结叠层的第一侧向自旋传导层的邻近于第一磁性隧道结叠层的第二侧增加。
- 半导体元件及其制作方法-202310507840.6
- 洪庆文;冯雅圣 - 联华电子股份有限公司
- 2018-10-31 - 2023-08-18 - H10N50/01
- 本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一第一金属间介电层于一基底上，然后形成一金属内连线于第一金属间介电层内，形成一下电极层以及一固定层于第一金属间介电层上，形成一牺牲层于该固定层上，图案化该牺牲层、该固定层以及该下电极层以形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)，形成一第二金属间介电层环绕第一MTJ，再去除牺牲层。
- 专利分类
